JPH04345383A

JPH04345383A - 画像欠陥補正回路

Info

Publication number: JPH04345383A
Application number: JP3118321A
Authority: JP
Inventors: Hiroshi Hatae; 博波多江; Haruhisa Ando; 安藤　治久
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1991-05-23
Filing date: 1991-05-23
Publication date: 1992-12-01

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、固体撮像素子が高温動
作時に発生する画像欠陥を補正する補正回路に関する。

【０００２】

【従来の技術】従来、固体撮像素子では、半導体の局所
的な結晶欠陥等により、欠陥画素を生じ画質を劣化させ
ることが知られている。

【０００３】この欠陥画素を補正する補正回路としては
、従来技術として特開昭５６−４４２７４号に代表され
る方式がある。この方式は、図４に示すように、予め固
体撮像素子１の欠陥画素の位置をメモリ３１に記憶させ
ておき、出力信号の画素位置を示す水平アドレスカウン
タ３２，垂直アドレスカウンタ３３を監視する。これら
のカウンタのアドレスがメモリに記憶されているアドレ
スと一致した場合、欠陥補正回路３４を制御し直前の正
常な画素と置換するものである。

【０００４】

【発明が解決しようとする課題】ところで、実用化され
ている画像欠陥補正回路では、予め欠陥画素の位置をメ
モリに記憶させる必要があるため、製品出荷時に欠陥画
素のアドレスを調べＲＯＭ（読みだし専用メモリ）に書
き込まなければならない。また、回路を構成するために
ＲＯＭやサンプル＆ホールド回路を外付け部品として必
要とするため、部品点数が増加するという問題点があっ
た。

【０００５】本発明は、これらの点を解決するため、欠
陥画素をリアルタイムで自己判定する機能を固体撮像素
子内に持ち、簡単な回路構成で高温動作時の画像欠陥を
良好に補正できる補正回路を提供することを目的とする
。

【０００６】

【課題を解決するための手段】本発明は、固体撮像素子
が高温動作時に発生する画像欠陥を補正する画像欠陥補
正回路において、固体撮像素子の出力信号とその隣接画
素を常時比較し、隣接画素より設定したしきい値レベル
よりも出力信号レベルが大きい、あるいは小さいと、そ
の信号を欠陥画素の信号であると判定し、直前の正常な
画素信号と置き換え、簡単な回路構成で良好に高温動作
時の画像欠陥を補正できるようにした。本発明の画像欠
陥補正回路は、欠陥画素を検出するための２つのしきい
値レベルを作る手段と、それらのしきい値レベルと信号
レベルとを比較する手段と、それらの比較結果から欠陥
画素を判定する手段を設け、その判定信号によりサンプ
ル＆ホールド回路を制御し、欠陥画素と判定された画素
と同一ラインの直前の正常な画素の撮像信号で補間する
ようにしたものである。

【０００７】

【作用】本発明の画像欠陥補正回路によると、固体撮像
素子の欠陥画素からの撮像信号を出力する際には、しき
い値レベルを作る手段により作られたしきい値レベルに
より、信号レベルとを比較する手段で欠陥画素と判定さ
れ、サンプル＆ホールドにより直前の正常な画素の撮像
信号と置き換えられ、メモリを用いず適切な補正が行わ
れる。

【０００８】

【実施例】

実施例１以下、本発明の実施例を図１，図２，図３を用いて説明
する。図１は、欠陥画素を判定し補正するための構成図
、図２は、固体撮像素子上の各画素の位置関係、図３は
補正処理のタイミングチャートを示している。

【０００９】固体撮像素子１から出力された信号は、隣
接画素出力手段２により補正対象画素（Ｃ）の上下左右
方向の４つの隣接画素信号（Ａ，Ｅ，Ｂ，Ｄ）が同時に
信号線５１，５２，５３，５４に出力される。この４つ
の隣接画素を用いて２つのしきい値合成手段３，４によ
り、補正対象画素の上下方向，左右方向のしきい値レベ
ルを合成し、信号線５５，５６に出力される。合成され
た２つのしきい値レベルは、比較手段５，６により補正
対象画素と比較される。そして、補正対象画素（Ｃ）の
信号レベルが２つのしきい値レベルよりも大きな場合、
その補正対象画素（Ｃ）を欠陥画素と判定し、欠陥判定
信号を信号線５９へ出力する。

【００１０】ここで、補正対象画素（Ｃ）が素子の端部
である場合、隣接画素が存在しないことが起こりえる。そのような位置の場合、隣接画素が存在しないため、し
きい値レベルを適切に設定出来ない可能性がある。そこ
で、端部画素判定手段８を用いて補正対象画素が素子端
部である場合、欠陥画素判定信号６０の出力を止める。

【００１１】端部画素判定手段８の出力６０は、サンプ
ル＆ホールド回路９に入力され、また遅延回路１０によ
り欠陥判定信号を作るのに必要な時間だけ遅らせて補正
対象画素（Ｃ）が入力される。そこで欠陥画素と判定さ
れかつ受光領域の端部でない場合、欠陥画素判定信号６
０が入力され、サンプル＆ホールド回路はホールドの状
態を保ち、出力６２は直前の正常な画素信号（Ｂ）とな
る。つまり、欠陥画素信号は、直前の正常な画素信号と
置き換えられる。

【００１２】実施例２以下、本発明の他の実施例を図５，図６を用いて説明す
る。図５は欠陥画素を判定し補正するための構成図、図
６は固体撮像素子上の各画素の位置関係を示している。この構成は実施例１を発展させ、図６で示される様な補
正対象画素の隣接８画素を用いて補正を行うものである
。

【００１３】隣接画素出力手段２１により、補正対象画
素（Ｅ）の８つの隣接画素（Ａ，Ｂ，Ｃ，Ｄ，Ｆ，Ｇ，
Ｈ）が、それぞれ信号線７５，７１，７７，７３，７９
，７４，７８，７２，７６に同時に出力される。この隣
接８画素を用いて、しきい値レベル合成手段２２，２３
，２４，２５により、垂直，水平２つの斜め方向の合計
４つのしきい値レベルを合成する。合成された４つのし
きい値レベルは、比較手段２６，２７，２８，２９によ
り補正対象画素（Ｅ）と比較される。そして、補正対象
画素（Ｅ）の信号レベルが４つのしきい値レベルよりも
大きな場合、その補正対象画素（Ｅ）を欠陥画素と判定
し、欠陥判定信号８８を出力する。その後の処理は実施
例１と同様であり、これにより隣接８画素を用いたより
精度の良い欠陥補正が行えることは、明らかである。

【００１４】本発明の応用例について、図７を用いて説
明する。図７（ａ）は、隣接画素出力手段は３画素分の
記憶容量しか必要とせず、また全体の回路構成も簡単に
なるが、補正対象画素に縦線がかかっている場合には良
好な補正ができない。図７（ｂ）は、図６（ａ）と比較
してより多くの水平隣接画素を参照して、欠陥画素判定
を行うので精度は向上する。しかし、図７（ａ）と同様
な短所も存在する。同様に図７（ｄ）は、実施例１で説
明した図７（ｃ）よりも多くの水平隣接画素を参照する
ため欠陥画素判定の精度は向上する。図７（ｅ）は、実
施例２で説明したように補正対象画素の斜め方向の隣接
画素も参照し、補正対象画素を横切る斜線に対しても欠
陥画素判定の精度を向上させたものである。図７（ｆ）
は、図７（ｅ）よりも多くの隣接画素を参照することに
より、欠陥画素判定の精度を向上させたものである。し
かし、このように多くの隣接画素より欠陥画素を判定す
ると、回路規模が大きくなる欠点もある。

【００１５】実施例３図８は、撮像素子の信号によりしきい値レベルを設定す
るための実施例である。まず、補正対象画素（Ｃ）の隣
接２画素の信号を平均値出力手段１０１に入力し、信号
線１０２，１０３より平均値を出力する。この平均値か
ら減衰器１０４により平均値を減衰させた信号を作り、
信号線１０５へ出力する。この２つの信号を加算器１０
６により加算し、しきい値レベルとする。これにより、
隣接２画素の信号レベルに応じ、平均値より少し大きな
レベルをしきい値レベル信号とすることができる。

【００１６】実施例４図９は、図１の２に示した隣接画素出力手段の実施例で
ある。固体撮像素子１１０内に２つのＨＣＣＤ１１１，
１１２を設ける。そして、読み出し構造を浮遊ゲート構
造にすることにより、信号電荷を非破壊で読みだすこと
が出来るため補正対象画素（Ｃ）と４つの隣接画素（Ａ
，Ｅ，Ｂ，Ｄ）の信号を同時に取り出すことが出来る。

【００１７】浮遊ゲート構造を図１０を用いて説明する
。ｎ型基板１３３上にｐ層１３４が形成され、ゲート電
極１３１により水平ＣＣＤが構成されている。ここで水
平ＣＣＤ電極１３１の下に、浮遊ゲート１３２を設ける
ことにより、信号電荷とは直接接触せずに信号電荷量を
感知できる。この読みだし構造を水平ＣＣＤの適当な位
置に設けることにより、いくつかの撮像素子出力信号を
同時に取り出すことができる。

【００１８】実施例５図１１は、図１の隣接画素出力手段２の他の実施例であ
る。固体撮像素子より出力された信号をＡ／Ｄ変換器１
２０によりデジタル信号に変換する。そして、ラインメ
モリ３つで構成された隣接画素出力手段１２１へ入力す
る。このような構成にすることでデジタル信号において
も補正対象画素（Ｃ）と４つの隣接画素（Ａ，Ｅ，Ｂ，
Ｄ）の信号を同時に取りだすことが可能である。

【００１９】実施例６以上の実施例は、画素の２次元情報を用いる方式であっ
た。本実施例においては、これに加えて時間軸を含めた
３次元情報を用いて欠陥を補正することも可能である。フレームメモリを使用して数枚の画面を記憶し、隣接画
素によるしきい値と比較して同一画素における欠陥画素
判定の時間変化を監視する。これにより、暗い状況にお
いて点滅する物体を確認することも可能である。

【００２０】以上の実施例では、画像欠陥の信号として
白点キズで説明したが、全く同様に黒点キズにも適用で
きることはいうまでもない。

【００２１】

【発明の効果】本発明の画像欠陥補正回路によると、簡
単な回路構成で良好に高温動作時の画像欠陥を補正でき
る利益がある。

【図面の簡単な説明】

【図１】本発明の実施例である補正対象画素（Ｃ）の隣
接４画素（Ａ，Ｅ，Ｂ，Ｄ）を用いて補正するための回
路構成を示すブロック図。

【図２】図１で補正する補正対象画素（Ｃ）と隣接４画
素（Ａ，Ｅ，Ｂ，Ｄ）の固体撮像素子上における位置関
係を示す図。

【図３】補正対象画素（Ｃ）の隣接４画素（Ａ，Ｅ，Ｂ
，Ｄ）を用いて補正する時のタイミングチャート。

【図４】従来技術の装置構成を示すブロック図。

【図５】本発明の他の実施例である補正対象画素（Ｅ）
の隣接８画素（Ａ，Ｂ，Ｃ，Ｄ，Ｆ，Ｇ，Ｈ）を用いて
補正するための回路構成を示すブロック図。

【図６】図４で補正する補正対象画素（Ｅ）と隣接８画
素（Ａ，Ｂ，Ｃ，Ｄ，Ｆ，Ｇ，Ｈ）の固体撮像素子上に
おける位置関係を示す図。

【図７】本発明の他の実施例として考えられる補正対象
画素に対する隣接画素の位置関係を示す図。

【図８】しきい値レベル合成手段の実施例を示すブロッ
ク図および画素の説明図。

【図９】隣接画素出力手段をＣＣＤで構成しオンチップ
化した実施例を示すブロック図および画素の説明図。

【図１０】浮遊ゲート読みだし構造の説明図。

【図１１】固体撮像素子の出力信号をデジタル化した場
合の隣接画素出力手段の実施例を示すブロック図および
画素の説明図。

【符号の説明】

１…固体撮像素子、２…隣接画素出力手段、３，４…し
きい値設定手段、５，６…比較手段、８…端部画素判定
手段、９…サンプル＆ホールド、１０…遅延回路、５１
，５２，５３，５４…隣接画素信号、５５，５６…しき
い値信号、５７，５８，５９…欠陥画素判定信号、６０
…画素端部を除いた欠陥画素判定信号。

Claims

【特許請求の範囲】

【請求項１】固体撮像素子の補正対象画素信号と、その
隣接画素信号を同時に出力する手段と、それら隣接画素
信号よりしきい値レベルを設定する手段と、そのしきい
値レベルと補正対象画素信号とを比較する手段と、欠陥
画素と直前の正常な画素を置き換える手段を設けること
を特徴とする画像欠陥補正回路。
【請求項２】特許請求の範囲第１項において、撮像素子
の受光領域端部を判定する手段を設けることを特徴とす
る画像欠陥補正回路。