JPH04165675A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特にコンタクト孔に埋め込
まれた電極層を有する半導体装置に関する５、 〔従来の技術〕 従来の技術を図面を用いて説明する。第３図は従来の埋
め込みコンタクト孔を有する半導体装置の断面図である
。以下ＭＯ３ＦＥＴのＮ型ソース・ドレインとアルミニ
ウム配線を接続するコンタクト孔について説明する。

従来の埋込みコンタクト孔を有する半導体装置では、例
えばＰ型のシリコン基板１上に不純物を導入してＮ型ソ
ース・ドレイン２を形成したのちコンタクト孔４を有す
る眉間絶縁Ｍ３を形成し、次でＮ型ソース・トレイン２
上のコンタクト孔４内に電極層としてポリシリコンから
なる埋め込みコンタクト膜９を形成し、平坦化したのち
アルミ配線７を形成した構造となっていた。

上述の半導体装置では、コンタクト孔４の埋め込みにポ
リシリコン膜を用い、ポリシリコンを厚く堆積した後、
エッチバックによって埋み込み部のみを残すという製法
によって行われていた。しかし、コンタクト孔の埋め込
みにポリシリコン膜を用いる事は、ポリシリコン膜の層
抵抗が金属に比べて高い事から、コンタクト抵抗か高く
なるという問題があった。

これを解決するために、コンタクト孔の埋め込みにポリ
シリコン膜を用いる代わりに、タングステンの選択ＣＶ
　Ｄ法によ−）でコンタクト孔のみをタングステン膜で
埋め込む方法が提案され実施されている。

［発明が解決し、ようとする課題〕 し、かじながら、前述したタングステン膜によるコンタ
クト孔の埋め込みは、選択ＣＶＤ法により金属と半導体
層か直接反応し、て膜が成長するので　半導体層に次陥
を生じ、ジャンクション・リークを引き起すため、半導
体装置の歩留り及び信頼性が低下するという問題がある
。

〔課題を解決するための手段〕

本発明の半導体装置は、シリコン基板の上部に形成され
た不純物拡散層と、この不純物拡散層上を含む全面に形
成された層間絶縁膜と、前記不純物散層十の前記層間絶
縁膜に形成されたコンタクト孔と、このコンタクト孔に
埋め込まれた電極層とを有する半導体装置において、前
記電極層はシリコン膜または高融点金属シリサド膜と高
融点金属との２層膜から構成され°ζいるものである。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の第１の実施例の断面図であり、本発明
をＭＯＳＦＥＴに適用した場合を示している。

本実施例は第１−図に示すように、Ｐ型のシリコン基板
１の上部にＮ型不純物を拡散して形成されたＮ型ソース
・トレイン２と、シリコン基板１Ｆに設けられたＰＳＧ
膜等からなる層間絶縁膜３と、Ｎ型ソース・ドレ・イン
２上の層間絶縁膜３に設けられたコンタクト孔４と、こ
のコンタクト孔４内に設けられた昨結晶シリコン膜５と
タングステン膜６とからなる電極層と、この電極層に接
続するアルミ配線７とから主に構成されている。

次に上述の第１の実施例を達成オるための望ま［。

い製造方法を第４図を用いて説明する。

まず第４図（ａ）に示すように、Ｐ型のシリコン基板１
上にＮ型ソース・ドレイン２を形成したのち、膜厚８０
００Ａの眉間絶縁膜３を堆積し０．８μｍ角のコンタク
ト孔４を開孔する。次に第４図（ｂ）に示すように、コ
ンタクト孔４内のＮ型ソース・ドレイン２上に選択エピ
タキシャル成長法によって単結晶シリコン膜５を約１０
００への厚さで成長させる。その後、層抵抗を下げるた
めに単結晶シリコン膜５にリンをイオン注入し拡散する
。次に第４図（ｃ）に示すように、単結晶シリコン基板
上に選択ＣＶＤ法によってタングステン膜６を７０００
人程度堆積させる。このときコンタクト孔４の深さは５
ｏｏｏ八なので、眉間絶縁膜３表面とタングステン膜６
表面か同じ高さとなり、半導体装置の表面は平坦となる
。次に第１図に示し、たように、アルミニウム膜をスパ
ッタリング法で堆積し、通常のりソグラフイ技術によっ
て所望の形状にバターニングし５てアルミ配線７を形成
する。

このように第１の実施例によれば、コンタクト孔４を埋
める電極層は、下層の多結晶シリコン膜５と上層のタン
グステン膜６とから構成されるため、シリコン基板に欠
陥か生じることはなくなる。上記第１の実施例に使用し
た相貫や製法は規定されたものでなく、たとえば単結晶
シリコン膜５にかぎらず多結晶シリコン膜を利用する事
も可能である。

次に本発明の第２の実施例について図面を参照して説明
する。第２図は本発明の第２の実施例の断面図である。

本実施例は第２図に示ずＪうに、ｐ型のシリコン基板１
上に形成されたＮ型ソース・トレイン２と、シリコン基
板１上に形成された層間絶縁膜３と、この層間絶縁膜３
に形成されたコンタク）・孔４と、このコンタクト孔４
内に設けられたタングステン・・シリサイド膜８とタン
グステン１９６　Ａからなる電極層と、この電極層に接
続するアルミ配線７とから主に構成されている。

次に上述の第２の実施例を達成するための望ましい製造
方法を第５図を用いて説明する。

まず第５図（ａ）に示すように、第１の実施例と同様の
方法でシリコン基板］」−にＮ型ソース。

ドレイン２を形成し、次でコンタクト孔４を有する層間
絶縁膜３を形成する。次で、全面にタングステン・シリ
サイド膜８をスパッタリング法によって膜厚］−〇〇〇
入程度堆積させる。次に第５図（ｂ）に示すように、フ
ォトレジストを全面に塗布したのち、コンタクト４内に
フォトレジスト膜１０を残すようにフォトレジスト膜の
エッチバックを行う。次に第５図（Ｃ）に示すように、
コンタクト孔４内のフォトレジスト膜］Ｏをマスクとし
、て層間絶縁膜３上のタングステン　シリサイド膜８を
エツチングして除去したのち、フォトレジ７１へ膜１０
を剥離する。次にコンタクト孔４内のタングステン・シ
リサイド膜８上にタングステン膜６Ａを選択ＣＶ　Ｄ法
て７０００Ａ程度堆積させる。この時コンタクト孔４の
深さは８０００人なので層間絶縁膜３表面とタングステ
ン膜６Ａ表面か同じ高さとなり、半導体装置の表面は平
坦となる。次にアルミニウム膜をスパッタリング法で堆
積し、通常のりソグラフィ技術によって所望の形状にバ
ターニングしてアルミ配線７を形成することにより、第
２図に示した半導体装置が完成する。

本箱２の実施例においても電極層を構成するタングステ
ン膜６Ａが直接シリコン基板表面に成長することはない
のて、シリコン基板に欠陥は生ずることはない。また電
極層の形成に夕〉・ゲステン・シリサイド膜を用いてる
ため、第１の実施例に比ベコンタクト抵抗を下げること
ができるという利点がある、 〔発明の効果〕 以上説明したように本発明は、コ〉・タクト孔の埋め込
みを、シリコン膜または高融点金属シリサイド膜と高融
点金属膜との２層膜で行い、シリコン膜またはシリサイ
ド膜を高融点金属の選択ＣＶＤ成貝を行う際の半導体層
に対するバッファとして利用することにより、半導体層
の選択ＣＶ　Ｄ成長に伴う欠陥の発生から防ぐことがで
きる。従−）て半導体装置の歩留り及び信頼性を同士さ
せることができる。

【図面の簡単な説明】

第１図及び第２区は本発明の第１及び第２の実施例の断
面図、第３図は従来の半導体装置の一例の断面図、第４
図は第１の実施例の製造方法を説明するための工程順に
ホし７、た半導体チップの断面図５第５図は第２．の実
施例の製造方法を説明するだめの工程順（、こ示した半
導体チップの断面図である。 １　・シリコン基板、２・Ｎ型ソ・−ス　ドレイン、３
・・層間絶縁膜、４・・コンタクト孔、５・・・囃結晶
シリコン膜、６．６Ａ・・・タングステン膜、７・・ア
ルミ配線、８　タングステン　シリサイ）・膜　９・・
・埋み込７ｉコンタク１〜膜、１０・・・フォトレジス
ｌ−膜。

Claims (1)

【特許請求の範囲】
1. 　シリコン基板の上部に形成された不純物拡散層と、こ
   の不純物拡散層上を含む全面に形成された層間絶縁膜と
   、前記不純物拡散層上の前記層間絶縁膜に形成されたコ
   ンタクト孔と、このコンタクト孔に埋め込まれた電極層
   とを有する半導体装置において、前記電極層はシリコン
   膜または高融点金属シリサド膜と高融点金属との２層膜
   から構成されていることを特徴とする半導体装置。