JPH04163948A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04163948A JPH04163948A JP29039490A JP29039490A JPH04163948A JP H04163948 A JPH04163948 A JP H04163948A JP 29039490 A JP29039490 A JP 29039490A JP 29039490 A JP29039490 A JP 29039490A JP H04163948 A JPH04163948 A JP H04163948A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- chip
- heat dissipation
- dissipation device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 230000017525 heat dissipation Effects 0.000 claims description 22
- 230000005669 field effect Effects 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 4
- 230000020169 heat generation Effects 0.000 abstract description 3
- 230000007257 malfunction Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体集積回路における放熱装置に関する。
［従来の技術］
従来の半導体集積回路のチップ内における放熱装置の例
はほとんどなく、チップの発熱により問題が生じると思
われるものについてはパッケージ上に金属性等の放熱装
置を別途取り付けていた。
はほとんどなく、チップの発熱により問題が生じると思
われるものについてはパッケージ上に金属性等の放熱装
置を別途取り付けていた。
［発明が解決しようとする課題］
しかし、前記の従来技術の放熱装置を取り付けないもの
については、半導体集積回路の高集積化にともないチッ
プサイズが拡・大していくなか、半導体集積回路のチッ
プの発熱により誤動作を起こす可能性が大きくなる。ま
た前記放熱装置を取り付けているものについては、放熱
装置の分だけパッケージの厚さが厚くなりパッケージの
格納領域が大きくなる。また放熱装置のコストおよび取
り付けの工数等がかかるという問題点を有する。
については、半導体集積回路の高集積化にともないチッ
プサイズが拡・大していくなか、半導体集積回路のチッ
プの発熱により誤動作を起こす可能性が大きくなる。ま
た前記放熱装置を取り付けているものについては、放熱
装置の分だけパッケージの厚さが厚くなりパッケージの
格納領域が大きくなる。また放熱装置のコストおよび取
り付けの工数等がかかるという問題点を有する。
そこで本発明は従来の半導体装置の問題点を解決するた
めのもので、その目的とするところは放熱装置の一部を
半導体集積回路のチップ内に組み込み放熱効果の良い半
導体集積回路のチップを提供するところにある。
めのもので、その目的とするところは放熱装置の一部を
半導体集積回路のチップ内に組み込み放熱効果の良い半
導体集積回路のチップを提供するところにある。
［課題を解決するための手段］
本発明の半導体装置は、
（ａ） 絶縁ゲート電界効果型トランジスタを用いた
半導体集積回路において、 （ｂ） 前記半導体系積回路のチップ内に放熱装置を
具備し、 （ｃ）前記放熱装置が半導体集積回路のチップのスクラ
イブ面を用い研削加工して構成されることを特徴とする
。
半導体集積回路において、 （ｂ） 前記半導体系積回路のチップ内に放熱装置を
具備し、 （ｃ）前記放熱装置が半導体集積回路のチップのスクラ
イブ面を用い研削加工して構成されることを特徴とする
。
［実施例］
以下に本発明の実施例を図面に基づいて説明する。第１
図は本発明の実施例を示す半導体装置の概略図である。
図は本発明の実施例を示す半導体装置の概略図である。
１は半導体集積回路のチップ、１０は前記半導体集積回
路のチップのスクライブ面に研削加工された放熱装置で
ある。
路のチップのスクライブ面に研削加工された放熱装置で
ある。
各々のプロセス工程を終了した半導体集積回路のウェハ
ーに対し、前記半導体集積回路のウェハーを個々の半導
体集積回路チップに切断分割し、その前記半導体集積回
路チップのスクライブ面に対し垂直に５０〜１００μｍ
の研削幅で研削を２００〜３００μｍ間隔に行い、５〜
２０μｍの段差を第１図のようにつけた加工を行なう。
ーに対し、前記半導体集積回路のウェハーを個々の半導
体集積回路チップに切断分割し、その前記半導体集積回
路チップのスクライブ面に対し垂直に５０〜１００μｍ
の研削幅で研削を２００〜３００μｍ間隔に行い、５〜
２０μｍの段差を第１図のようにつけた加工を行なう。
これによりチップのスクライブ面の表面積を大きくする
ことができ、より放熱効果が大きい半導体集積回路のチ
ップを作成することができる。
ことができ、より放熱効果が大きい半導体集積回路のチ
ップを作成することができる。
本実施例では、研削幅を５０〜１００μｍ、研削間隔を
２００〜３００μｍ、段差間隔を５〜２０μｍとして説
明を行なったがか、各間隔は前記数値以外でも有効であ
る。
２００〜３００μｍ、段差間隔を５〜２０μｍとして説
明を行なったがか、各間隔は前記数値以外でも有効であ
る。
尚、本実施例によればスクライブ面だけに研削加工して
放熱装置を作成したが、半導体集積回路のチップの基盤
面（裏面）、半導体集積回路のチップのトランジスタ形
成面（表面）に放熱装置を具備したチップのスクライブ
面に放熱装置を作成した場合でもより効果的である。
放熱装置を作成したが、半導体集積回路のチップの基盤
面（裏面）、半導体集積回路のチップのトランジスタ形
成面（表面）に放熱装置を具備したチップのスクライブ
面に放熱装置を作成した場合でもより効果的である。
［発明の効果コ
本発明は以上説明したように、放熱装置を半導体集積回
路のチップ内に組み込むことで、誤動作の原因となるチ
ップ内の発熱を低く抑えることができる。また半導体集
積回路のパッケージの外部に取り付けていた放熱装置も
今までより小型化することができる。
路のチップ内に組み込むことで、誤動作の原因となるチ
ップ内の発熱を低く抑えることができる。また半導体集
積回路のパッケージの外部に取り付けていた放熱装置も
今までより小型化することができる。
第１図は実施例を示す半導体集積回路のチップのスクラ
イブ面の概略図、第２図は従来の半導体系積回路のチッ
プのスクライブ面の概略図である。 １．２・・・半導体集積回路のチップ １０ ・・・放熱装置。 以上 出願人 セイコーエプソン株式会社
イブ面の概略図、第２図は従来の半導体系積回路のチッ
プのスクライブ面の概略図である。 １．２・・・半導体集積回路のチップ １０ ・・・放熱装置。 以上 出願人 セイコーエプソン株式会社
Claims (1)
- （１）（ａ）絶縁ゲート電界効果型トランジスタを用い
た半導体集積回路において、 （ｂ）前記半導体集積回路のチップ内に放熱装置を具備
し、 （ｃ）前記放熱装置が半導体集積回路のチップのスクラ
イブ面を用い研削加工して構成されることを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29039490A JPH04163948A (ja) | 1990-10-26 | 1990-10-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29039490A JPH04163948A (ja) | 1990-10-26 | 1990-10-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04163948A true JPH04163948A (ja) | 1992-06-09 |
Family
ID=17755446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29039490A Pending JPH04163948A (ja) | 1990-10-26 | 1990-10-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04163948A (ja) |
-
1990
- 1990-10-26 JP JP29039490A patent/JPH04163948A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60767A (ja) | 半導体装置 | |
| US7075180B2 (en) | Method and apparatus for applying body bias to integrated circuit die | |
| JP2002043356A (ja) | 半導体ウェーハ、半導体装置及びその製造方法 | |
| JPH04163948A (ja) | 半導体装置 | |
| JPS58124263A (ja) | 半導体装置 | |
| JPH07106521A (ja) | セルベース設計半導体集積回路装置 | |
| JPH03165547A (ja) | 半導体装置 | |
| JPH0575016A (ja) | 半導体装置 | |
| JPH04107964A (ja) | 半導体集積回路装置 | |
| JP2946746B2 (ja) | 半導体集積装置 | |
| JP3111533B2 (ja) | 半導体集積回路 | |
| JPH03273673A (ja) | 半導体装置 | |
| JPH03165546A (ja) | 半導体装置 | |
| JPS5913364A (ja) | 半導体装置 | |
| JPS61225845A (ja) | 半導体装置 | |
| JPH0566737B2 (ja) | ||
| JPS63128733A (ja) | 半導体装置 | |
| JP2900452B2 (ja) | 半導体集積回路 | |
| JPH03110864A (ja) | 半導体記憶装置とその製造方法 | |
| JPH0289321A (ja) | 半導体装置 | |
| JPH09107072A (ja) | 半導体装置およびその製造方法 | |
| JPH09181184A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS63175461A (ja) | 半導体集積回路のサ−ジ保護装置 | |
| JPS63161633A (ja) | 半導体装置 | |
| JPH05326568A (ja) | 化合物半導体集積回路 |