JPH03165547A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03165547A JPH03165547A JP1305232A JP30523289A JPH03165547A JP H03165547 A JPH03165547 A JP H03165547A JP 1305232 A JP1305232 A JP 1305232A JP 30523289 A JP30523289 A JP 30523289A JP H03165547 A JPH03165547 A JP H03165547A
- Authority
- JP
- Japan
- Prior art keywords
- heat dissipation
- chip
- dissipation device
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 230000017525 heat dissipation Effects 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 230000005669 field effect Effects 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
Landscapes
- Die Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路における放熱装置に関する。
従来の半導体集積回路のチップ内における放熱装置はほ
とんどなく、チップの発熱により問題が生じると思われ
るものについてはパッケージ上に金属性の放熱装置を別
に取り付けていた。
とんどなく、チップの発熱により問題が生じると思われ
るものについてはパッケージ上に金属性の放熱装置を別
に取り付けていた。
しかし、前記の従来技術の放熱装置を取り付けないもの
については、チップの発熱により誤動作を起こす可能性
が大きくなる。また放熱装置を取り付けているものにつ
いては、放熱装置の分だけパッケージの厚さが厚くなり
パッケージの格納スペースが大きくなる。また放熱装置
のコスト及び取り付けの工数等がかかるという問題点を
有する。
については、チップの発熱により誤動作を起こす可能性
が大きくなる。また放熱装置を取り付けているものにつ
いては、放熱装置の分だけパッケージの厚さが厚くなり
パッケージの格納スペースが大きくなる。また放熱装置
のコスト及び取り付けの工数等がかかるという問題点を
有する。
そこで本発明は従来の半導体装置の問題点を解決するた
めのもので、その目的とすることろは放熱装置の一部を
チップ内に組込み放熱効果の良いチップを提供するとこ
ろにある。
めのもので、その目的とすることろは放熱装置の一部を
チップ内に組込み放熱効果の良いチップを提供するとこ
ろにある。
本発明の半導体装置は、
(a)絶縁ゲート電界効果型トランジスタを用いた半導
体集積回路において、 (b)前記半導体集積回路のチップ内に放熱装置を具備
し、 (C)前記放熱装置が半導体集積回路のチップの基板面
を用い研削加工して構成されることを特徴とする。
体集積回路において、 (b)前記半導体集積回路のチップ内に放熱装置を具備
し、 (C)前記放熱装置が半導体集積回路のチップの基板面
を用い研削加工して構成されることを特徴とする。
以下に本発明の実施例を図面に基づいて説明する。第1
図は本発明の実施例を示す半導体装置の基板面(トラン
ジスタの形成が行なわれない面)の概略図である。
図は本発明の実施例を示す半導体装置の基板面(トラン
ジスタの形成が行なわれない面)の概略図である。
各々のプロセス工程を終えた半導体集積回路のウェハー
に対し、ウェハー背面研削時に第1図のように段差をつ
けた加工を行なうことでチップ背面の表面積を大きくす
ることができ、放熱効果が大きい放熱装置付半導体集積
回路のチップを作成することができる。またダイシング
時にチップの切断を行なうだけでなく、切断時の溝の深
さを変えウェハー全面を削ることで第1図のようにチッ
プ背面の表面積を大きくして放熱装置を作成することが
できる。
に対し、ウェハー背面研削時に第1図のように段差をつ
けた加工を行なうことでチップ背面の表面積を大きくす
ることができ、放熱効果が大きい放熱装置付半導体集積
回路のチップを作成することができる。またダイシング
時にチップの切断を行なうだけでなく、切断時の溝の深
さを変えウェハー全面を削ることで第1図のようにチッ
プ背面の表面積を大きくして放熱装置を作成することが
できる。
尚、本実施例によれば研削方法をチップの1片について
平行に行なったが、第2図のように2方向について行な
うことも可能である。
平行に行なったが、第2図のように2方向について行な
うことも可能である。
本発明は以上説明したように、放熱装置をチップ内に組
込むことで、誤動作の原因となるチップ内の発熱の放熱
効果を上げることができる。また外部に取り付けていた
放熱装置もいままでより小型化することができる。
込むことで、誤動作の原因となるチップ内の発熱の放熱
効果を上げることができる。また外部に取り付けていた
放熱装置もいままでより小型化することができる。
第1図は第1の実施例を示す基板面の概略図、第2図は
第2の実施例を示す基板面の概略図、第3図は従来の半
導体装置の基板面の概略図である。 1.2.3・ 番 12.13・ ・ ・半導体集積回路のチップ ・放熱装置 以上
第2の実施例を示す基板面の概略図、第3図は従来の半
導体装置の基板面の概略図である。 1.2.3・ 番 12.13・ ・ ・半導体集積回路のチップ ・放熱装置 以上
Claims (1)
- (1)(a)絶縁ゲート電界効果型トランジスタを用い
た半導体集積回路において、 (b)前記半導体集積回路のチップ内に放熱装置を具備
し、 (c)前記放熱装置が半導体集積回路のチップの基板面
を用い研削加工して構成されることを特徴とする半導体
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1305232A JPH03165547A (ja) | 1989-11-25 | 1989-11-25 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1305232A JPH03165547A (ja) | 1989-11-25 | 1989-11-25 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03165547A true JPH03165547A (ja) | 1991-07-17 |
Family
ID=17942623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1305232A Pending JPH03165547A (ja) | 1989-11-25 | 1989-11-25 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03165547A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3029378U (ja) * | 1996-03-25 | 1996-09-27 | ミネベア株式会社 | 半導体装置 |
JP2006332374A (ja) * | 2005-05-26 | 2006-12-07 | Rohm Co Ltd | 半導体装置 |
WO2017040646A1 (en) * | 2015-08-31 | 2017-03-09 | Texas Instruments Incorporated | Semiconductor die substrate with integral heat sink |
-
1989
- 1989-11-25 JP JP1305232A patent/JPH03165547A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3029378U (ja) * | 1996-03-25 | 1996-09-27 | ミネベア株式会社 | 半導体装置 |
JP2006332374A (ja) * | 2005-05-26 | 2006-12-07 | Rohm Co Ltd | 半導体装置 |
WO2017040646A1 (en) * | 2015-08-31 | 2017-03-09 | Texas Instruments Incorporated | Semiconductor die substrate with integral heat sink |
US9659844B2 (en) | 2015-08-31 | 2017-05-23 | Texas Instruments Incorporated | Semiconductor die substrate with integral heat sink |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5138437A (en) | Semiconductor integrated circuit device in which integrated circuit units having different functions are stacked in three dimensional manner | |
GB1436784A (en) | Method of making a semiconductor device | |
JP3057975B2 (ja) | 集積回路の配線 | |
JPH03165547A (ja) | 半導体装置 | |
JPH06151780A (ja) | 半導体装置 | |
JPH07106521A (ja) | セルベース設計半導体集積回路装置 | |
JPS6012742A (ja) | 半導体装置 | |
JPH03165546A (ja) | 半導体装置 | |
JPH02209735A (ja) | 半導体装置 | |
JPH04163948A (ja) | 半導体装置 | |
JP2987549B2 (ja) | 電力用半導体装置 | |
JP2508214B2 (ja) | マスタスライス方式半導体集積回路装置 | |
JP3111533B2 (ja) | 半導体集積回路 | |
JPS5245879A (en) | Method of dividing semiconductor element | |
JPH0653423A (ja) | 半導体装置およびその製造方法 | |
JPH1041398A (ja) | 半導体集積回路装置 | |
JP2005268245A (ja) | 半導体装置の製造方法 | |
JPS59167036A (ja) | 半導体集積回路 | |
JPS58137209A (ja) | 半導体装置の製造方法 | |
Séquin et al. | Generalised IC layout rules and layout representations' | |
JPS5843569A (ja) | 半導体装置の製造方法 | |
JPH04373143A (ja) | 半導体集積回路装置 | |
JPS62286707A (ja) | 半導体素子の製造方法 | |
KR970053604A (ko) | 하이브리드 반도체 메모리장치 | |
JPS63185060A (ja) | 半導体装置 |