JPH04162883A

JPH04162883A - 固体撮像装置

Info

Publication number: JPH04162883A
Application number: JP2289192A
Authority: JP
Inventors: Toyokazu Mizoguchi; 豊和溝口
Original assignee: Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 1990-10-26
Filing date: 1990-10-26
Publication date: 1992-06-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明はパターン設計が容易で高速動作に適した固体撮
像装置に関する。

［従来技術］近時、受光素子を画素とし、複数の画素をマトリックス
状に配列して受光面を形成した固体撮像装置が種々開発
されている。この種の固体撮像装置は、マトリックス状
に配列された複数の画素の、行方向および列方向に共通
に接続された信号線をそれぞれ選択することで上記各画
素からの画素信号の読出しを行うもので、所ｆｆｘ−ｙ
アドレス型の装置であり、画素をなす受光素子の種別に
応じてＭＯ３型撮像装置、ＳＩＴ撮像装置、ＡＭＩ撮像
装置、ＣＭＤ撮像装置等として実現されている。

これらの装置は、いずれも画素選択を行う為の走査回路
を備えており、この走査回路の作動により前記各画素か
らの画素信号を時系列に読出すものとなっている。

さてこの種の固体撮像装置をＣＭＤ撮像装置を例に説明
すると、ＣＭＤ撮像装置は、例えば第１２図に示すよう
に構成されている。

即ち、画素をなす複数のＣＭ　Ｄ　（Ｃｈａｒｇｅ　Ｍ
ｏｄｕｌａｔｉｏｎ　Ｄｅｖｉｃｅ）　１　　（１−１
１，１−１２，−、１−ｖｎ）はマトリックス状に配列
されて撮像面を形成している。

これらの各ＣＭＤＩのドレインには、ビデオバイアスＶ
ＤＤ（＞Ｏ）が共通に印加される。モしてＸ方向に配列
をなすＣＭＤＩの各ゲート端子は行毎に行選択ライン２
　　（２−１、２−２、・・・、　２−ｍ　）にそれぞ
れ接続され、これらの行選択ライン２を介して垂直走査
回路ｌＯからカットオフレベルＶｌ、読み出しレベルＶ
２　　（＞Ｖｌ　）　、　　リセットレベルＶ　ａ（＞
　Ｖ　２）の電位が選択的に与えるようになっている。

尚、前記垂直走査回路１０からどの行選択ライン２に読
み出しレベルｖ２の電位を択一的に与えるかは、垂直走
査クロックΦ５ＴＶ　Ｉ　Φ１Ｖ＋Φ２■により制御さ
れ、この制御によりマトリックス状に配列された複数の
ＣＭＤＩが垂直方向に走査される。

またＹ方向に配列をなすＣＭＤＩの各ソース端子は、列
毎に列選択（ビット）ライン３（３−１゜３−２．・・
・、　３−ｎ　）にそれぞれ接続される。水平走査回路
１１により択一的に導通される列選択用トランジスタ４
　　（４−１、４−２、・・・、　４−ｎ　）は上記各
ビットライン３を出力信号線６に択一的に接続するもの
であり、また前記水平走査回路１１によりインバータ８
　　（８−１、８−２、−、８−ｎ　）を介して導通駆
動される非選択用トランジスタ５　　（５−１、５−２
。

・・・、　５−ｎ　）は、前記出力信号線６に接続され
ない状態にある前記ビットライン３をレファレンスライ
ン７に接続するものである。このレファレンスライン７
は接地されており、出力信号線Ｂに接続されない状態に
ある、所謂非選択のビットライン３の電位を、信号電荷
の読み出し時と同じ電位に設定し、各ビットライン３に
おける寄生容量の影響を取り除く機能を備えている。

しかして水平走査回路１１は、水平走査クロックΦ５Ｔ
）Ｉ　＋　Φｌ　Ｈ＋　Φ２Ｈを受けて動作制御され、
マトリックス状に配列された複数のＣＭＤＩの列を水平
方向に走査して、各ＣＭＤＩの列からの信号電荷の読み
出しを行うものである。

このような水平走査回路１１による列選択（水平走査）
と前記垂直走査回路ｌＯによる行選択（垂直走査）とに
より、マトリックス状に配列された複数のＣＭＤＩの１
つが選択され、そのＣＭＤＩの信号電荷が出力信号線６
を介して読み出される。

つまりゲート・ソース選択方式によりマトリックス状に
配列されたＣＭＤＩが順に走査され、各ＣＭＤＩにそれ
ぞれ蓄積された信号電荷（画素信号）が出力信号線６に
順次読み出される。

しかしてこの出力信号線６に読み出された信号電荷（画
素信号）は、非反転入力が仮想接地された電流・電圧変
換型のプリアンプ１２を介して増幅され、このプリアン
プ１２の出力端子９から負極性の映像信号として時系列
に出力される。

尚、上述した各ＣＭＤＩおよび走査回路１０．１１等は
同一基板上に形成され、その基板には所定の基板電圧Ｖ
　ＳＵＢが印加されるようになっている。

このようなＣＭＤを用いて構成される固体撮像装置は、
第１３図に信号波形図を示すように、行選択ライン２に
印加される信号ΦＧ１＋　　ΦＧ　２　＋　・・・。

Φ。、は、読み出しゲート電圧ｖ　ＲＤ＋　　リセット
電圧ＶＲ５Ｔｓオーバーフロー電圧ＶＯＰｓ蓄積電圧Ｖ
ＩＮＴのレベルをとる。そして非選択行においては映像
信号の水平有効期間中に蓄積電圧ＶＩＮＴとなり、水平
帰線期間中はオーバーフロー電圧ｖ０゜となる。そして
選択行においては映像信号の水平有効期間中は読み出し
ゲート電圧ＶＲＤとなり、水平帰線期間中はリセット電
圧Ｖ　Ｒ８Ｔとなる。

また列選択用トランジスタ５の各ゲート端子に印加され
る信号ΦＳｌ＋　ΦＳ２＋　・・・、ΦＳ、は列ライン
３を選択する為の信号であり、低レベルにて列選択用ト
ランジスタ４をオフ、非選択用トランジスタ５をオンと
し、高レベルにて前記列選択用トランジスタ４をオン、
非選択用トランジスタ５をオフする電圧値として与えら
れる。

これらの信号ΦＧ　１　＋　ΦＧ　２　ｒ　・・・、Φ
Ｇ　ｍ　＋　ΦＳｌ＋Φ、２．・・・、０５ｍにより各
ＣＭＤＩに光電変換されて蓄積された光信号が信号線６
に順次読み出され、プリアンプ１２を介して増幅されて
時系列に出力される。

このように垂直走査回路１０および水平走査回路１１は
、ｘ’ｙアドレス型の固体撮像装置にとって不可欠の構
成要素であり、例えば前述したＣＭＤ撮像装置の場合に
は、水平走査回路１１として第１４図に示すように構成
された回路が用いられる。

第１４゛図において、反転回路２１−１．２１−２．・
・・。

２ｌ−２ｎはスイッチ用トランジスタ２０−１．２０−
２．・・・。

２Ｏ−２ｎを介して交互に直列に接続され、前記スイッ
チ用トランジスタ２０−１．２０−２．−、２Ｏ−２ｎ
の各ゲートは、クロックライン２３．２４に交互に接続
される。これらのクロックライン２３．２４は位相の異
なるクロック信号Φ１．Φ２がそれぞれ印加されるもの
であり、その高レベルは前記スイッチ用トランジスタ２
０−１．２０−２．・・・、　２Ｇ−２ｎをオンし、低
レベルはオフさせるように設定されている。また初段の
スイッチ用トランジスタ２Ｇ−１には、スタート信号ラ
イン２２を介してスタート信号ΦＳＴが印加されるよう
になっている。尚、ＣＮは各ノードの寄生容量を現して
いる。また点線で囲んだ部分は単位回路を示しており、
走査回路はこれらの単位回路の繰り返しにより実現され
ている。

このように構成された走査回路は、第１５図にその動作
タイミングを示すように、スタート信号Φ５Ｔが高レベ
ルとなり、クロック信号Φ１が高レベルになったとき、
ノードＡである反転回路２１−１の入力にそのレベルが
伝達される。このノードＡのレベルは、次に前記クロッ
ク信号Φ１が高レベルとなる時まで、そこでの寄生容量
ＣＮに保持される。この際、ノードＢである反転回路２
１−１の出力にはその反転信号、即ち低レベルが上記期
間に亘って現れる。

しかしてノードＢのレベルはクロック信号Φ２が高レベ
ルとなることにより、スイッチ用トランジスタ２０−２
を介して次段のノードＣに伝えられ、次にクロック信号
Φ２が高レベルとなる時まで保持される。この結果、１
番目の単位回路の走査信号端子ΦＳ、に上記ノードＣの
反転信号、即ち高レベルが上記期間に亘って現れること
になる。

尚、前記スタート信号Φ、Ｔが低レベルとなった時も、
伝達される信号が上述した例と逆になるだけで、様に動
作して、１番目の単位回路の走査信号端子Φ、１はクロ
ック信号Φｓ２に同期して低レベルとなる。

２番目以降の単位回路においても上記１番目の単位回路
と同様に動作し、この結果、各単位回路の走査信号端子
ΦＳＮ　（Ｎ−１，２，〜、ｎ）には走査パルスが第１
５図に示すように現れることになる。

［発明が解決しようとする問題点コところで上述したＸ−ｙアドレス型の固体撮像装置の場
合には、マトリックス状に配列された画素の列ライン１
本と上記水平走査回路１１の単位回路１段とが１対１に
対応することから、水平走査回路１１を実現する複数の
単位回路のピッチを画素の水平配列ピッチと等しくなる
ようにパターン設計しなければならない。また水平走査
回路１１は（画素数／水平有効走査期間）の周波数で動
作しなければならない。これ故、固体撮像装置の高解像
度化伴って多画素化が進むにつれ、水平走査回路１１に
おける単位回路のピッチを益々短くすることが必要とな
り、且つ高速走査が要求されるようになる。

例えば光学系が２ｌ３インチ・フォーマットのハイビジ
ョン仕様の固体撮像装置を前記ＣＭＤ撮像装置で実現す
る場合、その画素ピッチは水平・垂直方向とも約”Ｂｔ
ｍとなる。従って第１２図に示した構成の固体撮像装置
を実現する場合、垂直走査回路ｌＯおよび水平走査回路
１１をそれぞれ構成する単位回路のピッチを、上記画素
ピッチの値に等しくすることが必要となる。

しかしこの種の走査回路をＭＯＳトランジスタで構成す
る場合、上述したピッチには高々１個のトランジスタを
作り込むことが限界である。これ故、走査回路の一段を
構成するトランジスタ群については、例えば画素ピッチ
と垂直の方向に並べて配列しなければならないことが否
めず、チップ面積を増大させる原因となる。また上述し
たようにパターン設計の自由度が制限されるので、回路
の配線長が増大する。すると配線長の増大に伴う寄生抵
抗や寄生容量の増大により、その動作限界周波数が低下
すると云う不具合も生じる。例えば前述したハイビジョ
ン仕様の例では、水平走査回路１１として７４．２５Ｍ
Ｈｚの動作速度が要求されるが、これを実現することは
非常に困難である。このことは前述したＭＯ５型撮像装
置、ＳＩＴ撮像装置。

ＡＭＩ撮像装置等の他のＸ−ｙアドレス型の固体撮像装
置でも同様である。

本発明はこのような事情を考慮してなされたもので、そ
の目的とするところは、画素を縮小して高精細な撮像装
置を実現する場合であっても、そのパターン設計が容易
であり、しかもチップ面積の増大をさほど招くことがな
く、高速動作可能な走査回路を備えた固体撮像装置を提
供することにある。

［課題を解決するための手段］本発明に係る固体撮像装置は、上述した不具合を解決す
るべく、ｘ”ｙアドレス型の固体撮像装置における走査
回路を、例えば第１図に示すように、クロック信号の周
期に対して半周期のずれを持つ走査信号を前記クロック
信号に同期させて順次発生させ、隣り合う２つの走査信
号を論理積した信号を用いて画素アレイにおける画素の
選択を行うように構成したことを特徴とするものである
。

即ち、第１図に示すように反転回路２１−１．２１−２
゜・・・、　２ｌ−（２ｎ＋１）と、スイッチ用トラン
ジスタ２０−１゜２０−２．・・・、　２Ｏ−２ｎとを
交互に直列接続し、前記スイッチ用トランジスタ２０−
１．２０−２．　・・・、　２Ｏ−２ｎの各ゲートを、
クロック信号Φ１．Φ２を伝達するクロックライン２３
　、２４に交互に接続して前記スイッチ用トランジスタ
２０−１．２０−２．　・・・、　２Ｏ−２ｎをそれぞ
れオン・オフ制御する。この際、前記クロック信号Φ１
．Φ２としては、前記スイッチ用トランジスタ２０−１
．２０−２．−、２Ｏ−２ｎをオンさせるタイミングが
互いに重ならず、且つ互いに半周期ずれるように設定す
る。

そして前記直列接続された反転回路２１−１．２１−２
゜・・・、　２ｌ−（２ｎ＋１）のうちの、例えば奇数
番目の反転回路２１−１．２１−３．−、２ｌ−（２ｎ
＋１）の各出力を、出力用反転回路２５−１．２５−２
．　・−、２５−ｎを介して第１の走査信号端子から取
り出すようにし、前記反転回路２１−１．２１−２．−
、２ｌ−（２ｎ＋１）のうちの残された偶数番目の反転
回路２１−２．２１−４．−、２ｌ−２ｎの各出力を第
２の走査信号端子から取り出すようにし、これらの第１
および第２の走査信号端子からそれぞれ取り出される信
号を用いて画素選択を行うようにしたことを特徴とする
ものである。

［作　用］このように走査回路を構成することにより、各単位回路
の第１および第２の走査信号出力端子からそれぞれ出力
される走査信号は、第２図に示すようにクロック信号Φ
１．Φ２に対して半周期のずれをもって順次環れること
になる。従ってこのような走査信号の高レベルを“１”
としたとき、第１および第２の走査信号出力端子からそ
れぞれ出力される隣り合う２つの走査信号の論理積とし
て求められる信号にて画素選択を行うようにすれば、走
査回路が実際に動作する周波数の、実質的に２倍の周波
数で画素アレイを走査することが可能となる。この結果
、高速走査に有利であり、しかも低消費電力の固体撮像
装置を実現することが可能となる。また走査信号を１つ
の単位回路から２本得ることができるので、走査回路を
構成する単位回路を２画素のピッチでパターン設計する
ことが可能となり、そのパターン設計を容易化すると共
に、必要なチップ面積を減少させることも可能となる。

［実施例コ以下、図面を参照して本発明の実施例に係る固体撮像装
置について説明する。

第３図は第１の実施例に係る固体撮像装置の概略構成を
示す図であり、第１２図に示した従来の固体撮像装置と
同一の部分には同一の符号を付して示しである。

二の実施例装置が、第１２図に示した従来の固体撮像装
置と異なるところは、列選択スイッチ用トランジスタ４
　　（４−１、４−２、−、４−ｎ　）と出力信号線６
との間に、第２の列選択スイッチ用トランジスタ１３　
（１３−１，１３−２，−１３−ｎ）をそれぞれ直列に
介挿し、これらの第２の列選択スイッチ用トランジスタ
１３−１．１３−２．−４３−ｎの各ゲートを、前記列
選択スイッチ用トランジスタ４−１　、４−２　、・・
・。

４−ｎの各ゲートに接続された水平走査信号線と隣り合
う水平走査信号線に接続するようにし、且つ水平走査回
路１１を、例えば第４図に示すように構成した点にある
。

つまりＹ方向に配列をなすＣＭＤＩの各ソース端子を列
毎に接続した列選択（ビット）ライン３を、列選択スイ
ッチ用トランジスタ４と第２の列選択スイッチ用トラン
ジスタ１３とを直列に介して出力信号線６に選択的に接
続するように構成されている。

しかして第４図にその構成を示す水平走査回路１１は、
前述した第１図に示す走査回路をＣＭＯＳ回路にて実現
したもので、第１図と同一の符号を付して示している。

即ち、ここではスイッチ用トランジスタ２０−１゜２０
−２は、一対の相補型のトランジスタをなすｎチャネル
ＭＯ５）ランジスタとｎチャネルＭＯＳトランジスタと
により実現され、また反転回路２１−１゜２１−２．２
５−１はそれぞれＣＭＯＳインバータにより実現されて
いる。つまり反転回路２１−１は一対の相補型トランジ
スタをなすｎチャネルＭＯＳトランジスタ３０−１とｎ
チャネルＭＯＳトランジスタ３１−１とにより実現され
、反転回路２１−２は、ｎチャネルＭＯ８）ランジスタ
３０−２とｐチャネルＭＯ８）ランジスタ３■−２とに
より、更に反転回路２５−１はｎチャネルＭＯ８）ラン
ジスタ３０−３とｎチャネルＭＯＳトランジスタ３１−
３とによりそれぞれ実現されている。

尚、電源ライン３８．３９は、ＣＭＯ８で構成された上
記反転回路２１−１．２１−２．２５−１に電源電圧Ｖ
　（（。

ＶＳＳをそれぞれ与えるものである。

またここでは図中点線で囲んだ部分、つまり一対の相補
型のトランジスタにより構成されるスイッチ用トランジ
スタ２Ｏ−（２１−１）　、　２Ｏ−２１（ｉ　−１，
２，・・・２ｎ）と、反転回路２ｌ−（２１−１）　。

２１−２１　、２５−１とを単位回路とし、これを（ｎ
　／　２　＋　１　）段に亘って繰り返し接続した構成
となっている。

第５図は上述した如く構成された走査回路に入力される
クロック信号Φ３．Φ２、およびスタート信号Φ、Ｔと
、これらの信号に基づいて走査回路が出力する走査信号
とのタイミングを関係を示す図である。尚、上記クロッ
ク信号Φ１の高レベルは、前記スイッチ用トランジスタ
２０のうち、ｎチャネルＭＯＳトランジスタをオンさせ
、且つｐチャネルＭＯ８）ランジスタをオフさせると共
に、その低レベルは、ｎチャネルＭＯＳトランジスタを
オフさせ、且つｐチャネルＭＯ８）ランジスタをオンさ
せるようにそのレベルが設定される。またこれらのクロ
ック信号Φ１．Φ２は、前記スイッチ用トランジスタを
オンさせるタイミングが互いに重ならず、且つ互いに半
周期ずれるタイミング関係に設定されている。また前記
スタート信号ΦＳＴは前記クロック信号Φ１が高レベル
のとき一度だけ高レベルとなるよう設定される。

以上のように設定されたクロック信号Φ１゜Φ２と、ス
タート信号Φ５Ｔとを走査回路に印加すれば、この走査
回路からは第５図に示すように、信号幅が前記クロック
信号Φ１．Φ２の周期に等しく、且つ順次半周期のずれ
をもつ水平走査信号Φ８１−１＋　０ｇ＋−２＋　Φ５
２−１＋　０８２−２＋　・・・。

ΦＳ（ｏ／□＋１．−１が前記各単位回路からそれぞれ
出力されることになる。

しかして上述した水平走査信号Φ５１−１＋　Φ３１−
２＋Φ５２−１＋　Φ８２−２．・・・、Φ、。／７＋
１）−１を受けて動作する固体撮像装置における列選択
は、前述した列選択スイッチ用トランジスタ４−１　、
４−２　、　　・・・。

４−ｎと、これらの列選択スイッチ用トランジスタ４−
１　、４−２　、・・・、４−ｎに直列に接続された第
２の列選択スイッチ用トランジスタ１３−１．１３−２
．　・・・。

１３−ｎとが共にオンすることによりなされ、これらの
トランジスタは隣り合う水平走査信号をそれぞれ受けて
動作するものとなっている。従って列ライン３−１　、
３−２　、・・・、３−ｎがそれぞれ選択されるタイミ
ングは、第５図に示すように、互いに隣り合う水平走査
信号が高レベルとなったときであるから、その列選択時
間はクロック信号Φ１．Φ２の半周期となる。この結果
、その水平走査は前記クロック信号Φ１．Φ２の周波数
の実質的に２倍の周波数で行われることになる。

以上のように固体撮像装置における水平走査回路１１と
その列選択回路を構成することにより、実施例装置では
実効的に水平走査回路１１の１つの単位回路からの２本
の走査信号を得ることができる。

この結果、走査回路が動作する周波数の２倍の周波数で
画素アレイを水平走査することができるので、高速走査
に有利で、しかも低消費電力化を図り得る固体撮像装置
を実現することができる。また列ライン１本を選択する
為に必要なトランジスタ数を実質的に６個とすることが
でき、従来のように１つの単位回路からの１本の走査信
号を得るような構成に比較して必要トランジスタ数を１
個削減することができ、もって必要なチップ面積を減少
させることが可能となる。

尚、本発明に係る固体撮像装置は、例えば第６図に示す
ように実現することもできる。この第６図に示した構成
の固体撮像装置は、第２の列選択スイッチ用トランジス
タ１３−１．１３−２．・・・、　１３−ｎを設けるこ
とに代えて、隣り合う走査信号を論理積処理して列選択
スイッチ用トランジスタ４−１゜４−２．・・・、４−
ｎのゲートにそれぞれ印加する為の、２人力ＮＯＲゲー
）　１４−１．１４−２．−、１４−ｎをそれぞれ設け
たものである。つまり２人力ＮＯＲゲート１４−１．１
４−２．−、１４−ｎにて前記水平走査信号Φ５ｌ−１
＋　Φ５１−２＋　Φ８２−１＋　Φ５２−２＋　・・
・。

Φ、。７□。、）−１を、互いに隣り合う２つの信号間
で論理積処理し、その出力にて列選択スイッチ用トラン
ジスタ４−１　、４−２　、・・・、４−ｎをそれぞれ
選択的に駆動するようにしたものである。

このような論理回路（２人力ＮＯＲゲート１４−１゜１
４−２．・・・、　Ｌ４−ｎ）を用いて固体撮像装置を
構成しても、前述した実施例回路と全く同様に動作する
ので、先の実施例と同様な効果を奏することができる。

尚、水平走査回路１１を実現するに際しては、例えば第
７図に示すように、ｎチャネルＭＯＳトランジスタ３０
−２とｐチャネルＭＯＳ）ランジスタ３１−２とで構成
される第２の反転回路の出力を、ｎチャネルＭＯＳ）ラ
ンジスタ３０−３とｐチャネルＭＯＳ）ランジスタ３１
−３とで構成される第３の反転回路を介して出力し、ｎ
チャネルＭＯＳ）ランジスタ３０−１とｐチャネルＭＯ
Ｓ）ランジスタ３１−１とで構成される第１の反転回路
の出力をそのまま出力するようにしても良い。つまり先
に第４図に示した構成の走査回路における第３の反転回
路の接続位置を逆にするようにしても良い。

このように走査回路を構成した場合、第８図にその信号
タイミングを示すように、各単位回路からそれぞれ出力
される走査信号ΦＳ、−□、Φ８＋−２＋Φ８２−Ｉｎ
　０ｇ２−２＋　・・・、Φ、。／２＋１１−１の極性
が反転したものとなるだけであり、実質的に先の実施例
と同様に作用することになる。尚、この場合、スタート
信号Φ８．の反転して入力するようにすれば、先の実施
例と同様なうな走査信号を得ることができる。従って上
述した如く回路構成を変更した場合であっても、全く同
様な効果を奏することが可能となる。

さて、上述した２つの実施例においては、走査回路の基
本構成として第１図に示したものを適用したが、例えば
特公昭５４−３５４７２号公報に開示されているような
りロック同期型ＣＭＯ８）ランジスタを用いても実現す
ることができる。

第９図はその回路構成図を示している。この回路は、高
レベルの電源線３８と低レベルの電源線３９との間にｎ
チャネルＭＯＳトランジスタ４０−１゜４０−２．およ
びｎチャネルＭＯＳトランジスタ４０−３゜４０−４を
そのソース・ドレイン電極間を直列に接続して設け、前
記ｐチャネルＭＯＳトランジスタ４０−２とｎチャネル
ＭＯ８）ランジスタ４０−３とのゲート電極は共通接続
して入力端子とする。また前記ｐチャネルＭＯＳ）ラン
ジスタ４０−１とｎチャネルＭＯ５）ランジスタ４０−
４の各ゲート電極をそれぞれクロックライン２３．５１
に接続し、前記ｐチャネルＭＯＳトランジスタ４０−２
とｎチャネルＭＯＳトランジスタ４０−３との接続点を
出力端子とし、これを第１のクロック同期型インバータ
とする。

一方、高レベルの電源線３８と低レベルの電源線３９と
の間にｐチャネルＭＯ６）ランジスタ４Ｌ−１゜ｔｌ−
２，およびｎチャネルＭＯＳトランジスタ４１−３゜４
１−４をそのソース・ドレイン電極間を直列に接続して
設け、前記ｐチャネルＭＯＳトランジスタ４１−２とｎ
チャネルＭＯＳトランジスタ４１−３とのゲート電極は
共通接続して入力端子とする。また前記ｐチャネルＭＯ
５）ランジスタ４１−１とｎチャネルＭＯＳトランジス
タ４１−４の各ゲート電極をそれぞれクロックライン２
３．５１に接続し、前記ｐチャネルＭＯ８）ランジスタ
４１−２とｎチャネルＭＯＳトランジスタ４１−３との
接続点を出力端子とし、これを第２のクロック同期型イ
ンバータとする。

そしてこれらの第１のクロック同期型インバータと第２
のクロック同期型インバータとを直列に接続し、これを
単位回路とする。尚、ＣＮは第１および第２のクロック
同期型インバータの接続ノードにおける寄生容量である
。

このような単位回路を複数個従属に接続して走査回路を
構成する。そしてクロックライン２３．２４にクロック
信号Φ１．Φ２をそれぞれ印加し、クロックライン５１
．５２には前記クロック信号Φ１゜Φ２を反転してなる
信号Φ１．Φ２をそれぞれ印加し、前記スタート信号ラ
イン２２にはスタート信号Φ５７を印加する。このとき
前記クロック信号Φ１．Φ２、およびスタート信号ΦＳ
Ｔの低レベルは前記各ｐチャネルＭＯＳトランジスタを
オンすると共にｎチャネルＭＯ８）ランジスタをオフさ
せ、且つその高レベルは前記ｐチャネルｃｈＭＯＳトラ
ンジスタをオフすると共にｎチャネルＭＯＳトランジス
タをオンさせるレベルとして設定する。

同時にクロック信号Φ１．Φ２については先の実施例と
同様に半周期だけずれたタイミング関係に設定する。

このように構成された走査回路によれば、第１０図に各
部の信号波形とタイミング関係を示すように、各単位回
路における第１のクロック同期型インバータはクロック
信号Φ１が低レベルになったときに反転回路として動作
し、第２のクロック同期型インバータはクロック信号Φ
２が低レベルになったとき反転回路として動作する。そ
して前記クロック信号Φ１．Φ２がそれぞれ高レベルと
なったときには、前記第１および第２のクロック同期型
インバータの出力端子はそれぞれフローティング状態と
なり、その直前のクロックが低レベルのときの状態を前
記寄生容量ＣＮに保持する。

従って第１０図に示すようにスタート信号Φ、７が高レ
ベルとなると、クロック信号Φ１．Φ２に同期して各単
位回路のノードＡ、Ｂ、Ｃ，Ｄ・・・に順次高レベルの
パルスと低レベルパルスとが現れることになる。

尚、第１０図におけるノードＡ、Ｂの各信号波形は、前
述した第５図におけるΦ５−３の反転信号。

およびΦＩ＋−２の信号と全く同じである。従って前述
した第９図に示す走査回路における各単位回路の、ノー
ドＡに相当するノードに反転回路を接続し、その出力を
その単位回路の第１の出力端子とし、またノードＢに相
当するノードを各単位回路の第２の出力端子とすれば、
先に示した実施例と全く同じ走査信号を得ることが可能
となる。従って走査回路を第９図に示すように構成して
も、先の第１の実施例と同様の効果を得ることができる
。

また第９図に示す走査回路における各単位回路のノード
Ａに相当するノードを各々の単位回路の第１の出力端子
とし、またノードＢに相当するノードに反転回路を接続
し、その出力を各単位回路の第２の出力端子とすれば、
前述した第２の実施例と同じ走査信号を得ることができ
、この場合にも先の実施例と同様の効果を得ることがで
きる。

尚、第１１図は第９図に示した走査回路の変形例を示す
回路構成図である。この回路が第９図に示した走査回路
と異なるところは、第１および第２のクロック同期型イ
ンバータにおける入力端子を、ｐチャネルＭＯ８）ラン
ジスタおよびｎチャネルＭＯＳトランジスタにおいてそ
れぞれ入れ替えた点にある。即ち、ｐチャネルＭＯＳト
ランジスタ４０−１とｎチャネルＭＯＳトランジスタ４
０−４のゲートを共通接続し入力端子とし、ｐチャネル
ＭＯＳトランジスタ４０−２とｎチャネルＭＯＳトラン
ジスタ４０−３の各ゲート電極をそれぞれクロックライ
ン２３．５１に接続して第１のクロック同期型インバー
タを構成している。第２のクロック同期型インバータに
ついても同様である。

しかし、このようにクロック同期型インバータを構成し
ても、その動作は第９図に示したクロック同期型インバ
ータと全く同じであるので、先の実施例と同様な効果を
奏することができる。

以上、本発明に係る固体撮像装置における走査回路の構
成について幾つかの実施例について説明したが、本発明
はこれらの実施例に限定されるものではない。例えば上
述した実施例においては、本発明を水平走査回路とその
選択回路に適用した例について示したが、垂直走査回路
とその選択回路に適用した場合においても、同様の効果
を得ることができる。また本発明は、ＣＭＤ撮像装置に
限らず、ｘ−ｙアドレス型の固体撮像装置の全般に適用
することができることは云うまでない。その他、本発明
はその要旨を逸脱しない範囲で種々変形して実施するこ
とができる。

［発明の効果］以上説明したように本発明によれば、固体撮像装置にお
ける走査回路とその選択回路を上述した如く構成するこ
とにより、実質的に走査回路を構成する１つの単位回路
からの２本の走査信号を得ることができる。従って走査
回路が動作する周波数の２倍の周波数で画素アレイを走
査することが可能となるので、高速走査に有利で、且つ
低消費電力化を図った実用性の高い固体撮像装置を容易
に実現することが可能となる等の実用上多大なる効果を
奏することが可能となる。

【図面の簡単な説明】

第１図は本発明に係る固体撮像装置における走査回路の
基本構成図、第２図は第１図に示す走査回路の動作タイ
ミングを示す図、第３図は本発明に係る第１の実施例装
置の概略構成図、第４図は第１の実施例装置における走
査回路の構成例を示す図、第５図は第４図に示す走査回
路の動作タイミングを示す図、第６図は本発明に係る第
２の実施例装置の概略構成図、第７図は第２の実施例装
置における走査回路の構成例を示す図、第８図は第７図
に示す走査回路の動作タイミングを示す図である。また第９図は本発明の別の実施例に係る走査回路の構成
例を示す図、第１０図は第９図に示す走査回路の動作タ
イミングを示す図、第１１図は第９図に示す走査回路の
変形例を示す図、第１２図は従来の固体撮像装置の構成
例を示す図、第１３図は従来装置の動作を示すタイミン
グ図、第１４図は従来装置における走査回路の構成例を
示す図、第１５図は第１４図に示す走査回路の動作タイ
ミングを示す図である。ｌ・・・ＣＭＤ、２・・・行選択ライン、３・・・列選
択（ビット）ライン、４・・・列選択用トランジスタ、
５・・・非選択用トランジスタ、６・・・出力信号線、
７・・・リファレンスライン、８・・・インバータ、　
９・・・出力端子、ｌＯ・・・垂直走査回路、１１・・
・水平走査回路、１２・・・プリアンプ、１３・・・第
２の列選択用トランジスタ、１４・・・２人力ＮＯＲゲ
ート、２０・・・スイッチ用トランジスタ、２１・・・
反転回路、２５・・・出力用反転回路。出願人代理人　弁理士　坪井　　淳第３図第６図＄ｅ、〉　　　へ　　〉ｃｐｓｖ ψ２第１１図第１２図

Claims

【特許請求の範囲】

（１）受光素子を画素とし、複数の画素を配列して構成
された画素アレイと、この画素アレイの各画素を順に選
択走査して各画素にて光電変換された信号を読み出す走
査手段とを具備した固体撮像装置において、前記走査手段は、クロック信号の周期に対して半周期の
ずれを持つ走査信号を前記クロック信号に同期させて順
次発生する走査回路と、隣り合う２つの走査信号を論理
積した信号を用いて前記画素アレイにおける画素の選択
を行う選択回路とを具備してなることを特徴とする固体
撮像装置。
（２）走査回路は直列に接続された複数の単位回路から
なり、各単位回路は、第１のクロック信号を制御電極に
受けて導通してその入力を伝達する第１のスイッチ素子
と、この第１のスイッチ素子の出力を反転出力する第１
の反転回路と、前記第１のクロック信号に対して半周期
のずれを持つ第２のクロック信号を制御電極に受けて導
通して前記第１の反転回路の出力を伝達する第２のスイ
ッチ素子と、この第２のスイッチ素子の出力を反転出力
する第２の反転回路と、前記第１の反転回路の出力また
は前記第２の反転回路の出力の一方を反転出力する第３
の反転回路とからなり、前記第３の反転回路の出力を当
該単位回路からの第１の走査信号とすると共に、上記第
３の反転回路が接続されていない前記第１の反転回路ま
たは第２の反転回路の出力を当該単位回路からの第２の
走査信号とすることを特徴とする請求項（１）に記載の
固体撮像装置。
（３）第１および第２のスイッチ素子は、そのゲート電
極を第１のクロック信号線および第２のクロック信号線
にそれぞれ接続した一対のスイッチ用相補型トランジス
タからなり、第１乃至第３の反転回路はそれぞれゲート
電極を共通接続して入力端とし、直列に接続したソース
・ドレイン電極を出力端とした一対の反転回路用相補型
トランジスタからなることを特徴とする特徴とする請求
項（２）に記載の固体撮像装置。