JPS59181780A - 固体撮像装置 - Google Patents

固体撮像装置

Info

Publication number
JPS59181780A
JPS59181780A JP58054366A JP5436683A JPS59181780A JP S59181780 A JPS59181780 A JP S59181780A JP 58054366 A JP58054366 A JP 58054366A JP 5436683 A JP5436683 A JP 5436683A JP S59181780 A JPS59181780 A JP S59181780A
Authority
JP
Japan
Prior art keywords
shift register
horizontal
pulse
output
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58054366A
Other languages
English (en)
Inventor
Makoto Fujimoto
眞 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP58054366A priority Critical patent/JPS59181780A/ja
Priority to EP83103459A priority patent/EP0091678A3/en
Priority to CA000425619A priority patent/CA1204502A/en
Publication of JPS59181780A publication Critical patent/JPS59181780A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、同時に2つの水平列を走査する固体づ最低装
置に関する。
従来例の構成とその間頂点 固体撮像調子は、フォトダイオード等の感光素子を2次
元的に配列して、これを水平及び垂直に順次走査して映
像信号を得るものである。
この走査のための走査回路として1はMOS型あるいは
CCD型と呼ばれるようt種々の手段が知られている。
一方、その走査の方法もいくつかの方法があり、一般的
には、NTSCに従がって、踏び越し走査を行う様に役
割されている。すなわち、第1図Aに示す様に、1画像
分づつの感光素子101を2仄ノし的に配列し、第1の
フィールドで1列おきの各水平画素列を順次走査し、第
2のフィールドでは第1のフィールドで走査しなかった
残りの水平画素列を走査するものである。この氷な固体
撮(象素子の走査方式の1つに、待開昭51−5612
3号公報に記載されているような、同時に2つの水平列
を走査する走査方式がある。以下、これを同次2ライン
方式と呼ぶ。すなわち、渠1図Bに示すように、1回の
水平走査において、隣接する2つの水平画素列を同時に
走査し、第1のフィールドでの走査位置と第2のフィー
ルドての走を位置が垂直方向に1水平画素列分だけ異る
ように走査する方式である。このような同時2ライン方
式は先に述べた一般的な走査方式に比して残像特性に優
れている等の特色を有する。
かかる同時2ライン走査方式による固体撮像装置の一具
体的構成例を第21ン;に坐ず。
ここで、第1のノス択ゲート209ば、水平の読出し線
217の状態(L1〜Lnの状態)に従って導通状態に
おかれる。−また、何′52の選択ケート203 k:
1 、水平のシフトレンスフ201の各段の出力状1ル
(〆こ従って導通状態におかれる。水゛ILの′フトレ
ンスタ201は第2の選+Rケ−1□ 203゜204
を水平方間に順次導通状態とするためのものである。こ
のため、出力端215,216はそれぞれ1つの垂1i
” を涜出し線218に、J妾続される。
−万、フィールド制御パルスを端子213,214に印
加する。第1のフィールドではψ11,1子213に接
続されたグー) 205.206が導通状態となり、第
2のフィールドでは、207,208が導通゛状態とな
るような利f哩パルスを端子213゜214に印加する
以上シてより、第1のフィールドにおいてはLlとC2
の対、C3とC4の対・・・・・が導通状態におがれ、
第2のフィールドではC2とC3の対、C4とC5の対
・・・・・・が導通状態におかれる。ここで、jlj1
i1ンフトレジスタ202は水平の読出しi’tj’J
 脚線217に第1の読出しグー1−209,211を
導進状!虎とするパルスを垂直力1ijJに順次送出す
るようにイミ成されている。この71店果、第1のフィ
ールドでは、水平の読出WjIJ御、腺217のLl 
 とC2の対、C3とC4の対・・・・、第2のフィー
ルドでばC2とC3の対、C4とC5の対に、順次判御
パルスが送られる。かくして、第1と第2の読出しグー
1−(203,204と209,211)を介して、フ
ォトダイオード210,212の信号が出力端215,
216に出力される。以上のような構成により第1図B
のように走査される。
以上のように構成された同時2ライン方式の固体撮像装
置は、駆動の条件によってフリッカを発生する。(参考
文献:テレビション学会1981年全国大会第63頁、
゛固体撮像素子の擬信号の発生原因とその特性″安藤他
)。ここでは第2図に従ってその概要を述べる。
フォトダイオード210,212は水平の読出し制御7
腺217との間に寄生容量C1、C2を有している。寸
だ、第1のフィールドではL1トL2の対に、第2のフ
ィールドではC2とC3の対に制御パルスが印加される
。この結果、読出し状態にある各フォトダイオードは次
の条1’l= ’−Fにある。
フォトダイオード210は、第1のフィールドではC1
、C2を介してLl  とC2に印加された制電jJハ
ルスがカロわり第2のフィールドでは、C2に印加され
た1171Jtlパルスのみが02を介して加わる。
同様にしてフォトダイオード212ば、第1の79−ル
i・てばC2に印加された訓明]パルスのみが02を一
介してjJ[Iわり、第2のフィールドではC2゜C3
に印加された制御jパルスかC1、C2を介して加わる
。この様に5売み出し1待にフォトダイオードに寄生容
置を介して加わる+11’j ’l卸パルスの吊が異な
っている。この結果、フィールドごとの出力信号の状態
が変わり、フリッカが発生する。
この1子なフリッカを無くするためには、2つの手段が
考えられる。その第1は先の寄生容量を極小化する方法
、その第2はL  、L  又はC2゜1    2 C3の各組に同時に制御パルスを送らずに順次制制パル
スを送る方法である。第2の手段によれば読’thし時
点、すなわち、第1の読出しゲート209゜211 が
導通状態にあるときはC4を介してフォトダイオードに
制御パルスが加わるだけで、C2側は制御パルスが印加
されていないため、各フィールド間の続出し条・注の差
は無くなる。これによってフリッカの発生が防げる。
しかし、第1の手段では固体撮像索子の#J理的構造上
、対策に限度がある。第2の手段は、従来の素子の構成
では垂直シフトレジスタの出力をフィールド切換回路に
よって1つのシフトレジスタ出力を2つの水平の続出制
御線に供給しているために水平列ごとに順次供給するこ
とはできない。
水平列ごとに順次供給するためには、例えば共通になっ
ているゲート電極(・クリえはトランジスタ205.2
06のゲート電極)を別々に取り出し、フィールド切換
制御を行わなければならない。このため、非常に複雑な
構造となる。
本発明は先に垂直シフトレジスタ各段の出力を直接制御
線に接続し、シフトレジスタに刃口える走盆ハルス金1
水平走1tにシフトレジスタ2段分シフトする様に)J
Dえることで巨1時2行走査を行わせた固体撮像装置を
提案した。
同固体撮1象装−においては同時に出力される2つの信
号は、それぞれシフトレジスタに加えられる2つのパル
スφ1 、φ2の影Aを受は異る信号レベルにある。し
かし、同時2ライン走査の場合、通′帛この出力された
2信−号は加9I して用いられるため、全ての水平定
食に含まれるクロックの影響か等しいため結果的には、
再生画像に影響をあたえること(はない。
し力・し同時に出力された4水平列の信号を全て利用す
る場合(・ま、このφ1 、φ2の影響が問題となる。
例えば、同時に出力される2つの信号−ゴの差分を必要
とする〕場合、差信号はφ1 、φ2の影響の差が含ま
れることになる。
発明の目的 本発明(グ、同時2ライン走齋方式による固体撮像索子
において発生するフリッカ現象ケ取り除くと同時に、各
水平走査で出力される2信号に含まれるクロックパルス
の影響を実質的に除いた固体撮像装置を提供することを
目的とする。
発明の構成 本発明の固体撮像装置は、垂直走査を行うためのシフト
レジスタの各段出力を同一の駆動状態にあるバッファ回
路を介して、各感光素子の読出しゲートに接続される制
御線に接続して構成し、削記垂亘シフトレジスタを1水
平走食期間に2段づつソフトして、2つの水平感光素子
列を定食するとともに、各フィールドにおいて、先の垂
直シフトレジスタ駆動パルスを制御することで、同時に
定食する2つの水平感光素子列の組を垂直方向に1水平
走査分シフトすることにより同時2ライン走食を行うも
のである。
実施例の説明 本発明の一実施例による固体撮像装置の構成の−fll
を第3図に示す。また、その垂直シフトレジスタの具体
例を第4.7.8図に示す。
本発明は、垂直シフトレジスタによる垂直方向の定量に
関するものであるので1.全体の構成を説明する削に、
第4凶を用いてJlす直ノントレンスタの動作ケ説”明
する。
第4図に示すシフトレジスタは、第5図に示すような駆
動パルスで駆動される。この時、第5図に示す各部波形
を得る。すなわち、第5図中の10点で、φ1 はMO
S)ランンスタを導通状態とする′電位(以下、”CA
位)におかれている。又、φ2はMOS)ランシスタを
遮断状態とする電位(以下、L′屯位)(/(おかれて
いる。゛このため、トランジスタ4Q○はφ1に従い導
通状態(ておかれ、N1点はφSTの電位すなわちH電
位におかれる。一方、φ2はL電位であるため容MC1
はH′亀位に光電される。この時トランジスタ401.
402は導通し、トランジスタ403は遮断状態にある
。この結果、出力01はトランジスタ401を介してφ
2に、トランジスタ402を介して○電位に結ばれ、L
′亀位となる。
次に、時刻t1点でφ2はH電位になり、φ1はL電位
になり、φSTはL電位になや。このため、トランジス
タ400.402.403は遮断状態になり、トランジ
スタ401は容量C1の端子間電圧によって導通状態に
おかれる。また、トランジスタ404は導通状態である
。この時、出力?51はトランジスタ401を介してφ
2に4、吉ばれ、H電位が現われる。同時に、トランジ
スタ404を介して容量C2はH電位に充電される。φ
2がLtL位になると同時に51  もL電位となるが
、この時、トランジスタ404は遮断されているためC
2の端子間電圧はH電位に保たれる。
12点に達すると、トランジスタ400はφ1に従って
導通状態となり、この時、φsT、φ1は共にL電位で
あるため、容量C1の充′亀′亀位はトランジスタ40
0を介して放電される。この結果、トランジスタ401
は遮断状態となり、?51 はL電位を保つことになる
。一方、容MC2の端子間電圧によってトランジスタ4
05は導通しトランジスタ406.407は遮断状態に
あるため、C2はトランジスタ405を介してφ1に結
ばれH電位となる。同時に、トランジスタ408はφ1
に従って導通状態になり、容NC3はトランジスタ40
8を介してH電位に充電される。先のC1と同様にφ1
 がL電位となると同時に?52はL電位となるが、こ
の時はトランジスタ408が遮断されているため、容−
ヨC3の端子間′電位はH′亀位に保たれる。
次に、t3時点ではトランジスタ409は容量C3の充
’u ’4位に従って寺通し、トランジスタ410.4
11は遮断状態にある。この1こめ7:53はトランジ
スタ409を介してφ2にmlはれH電位が現われる。
この時、C3の電位に従ってトランジスタ403は導通
状!虎になり、トランジスタ404はφ2に従って導通
状態になる。φ1 はL電位にあり、トランジスタ40
3の一方はO電位であるため、容量C2の充電電位はト
ランジスタ403.404全介して放電され、トランジ
スタ405を遮断状態に保つ。同時に、03はトランジ
スタ412を介して容量C4を充電する。
以上の動作を繰返すことで、φSTに入力されたパル°
ス電位はφ1.φ2の駆動パルスに従って?51゜δ2
.Φ3・・・・・・を次々とH電位にしていく。
以上説明したシフトレジスタを第6図に示すようなタイ
ミンクで第1のフィールドではAのように、第2のフィ
ールドではBのように駆動するとol 、02.03・
・・・・・に現われるパルスのタイミングはそれぞれ第
6図中に示す様になる。
先の第4図、第5図による説明からも判るように、この
シフトレジスタはφ パルスによりφSTを入力し、φ
2パルスで01.03.06・・・・・・端子にシフト
したφsTパルスを出カシ、φ1パルスo2.04 、
・・・・・・端子Vcクシ−トしたφsTパルスを出力
するものである。
このため、第6図に示すように、垂直定食に同期したφ
sTパルスに対してφ1.φ2パルスの位相関係を第1
のフィールドではφ2.φ1の順序で加え、第2のフィ
ールドではφ1.φ2の順序で加える。このように駆動
した場合、第1フイニルドでは、φ1 パルスでシフト
レジスタに取り込まれたφsTパルスは、1水平走斎後
のφ2パルスでC1に出力される。次にφ2パルスの加
わる点でΦ に出力される。これによって、C51とC
5番の対、C3と64の対・・・・の唄で谷水十走肴ご
とに出力される。g2のフィールドでは、φ1でシフト
レジスタに取り込まれたφsfパルスばφ2でdl に
出力され、−水212走st tAのφ1 でC2に出
力される。これによって61 が出力され、1水平走食
後からC2とC3の対、04と05の対・・・・・・が
順次水平定食ごとに出力される。
しかしながら、C1+ ’3 1Φ5はφ2パルスが出
力され、o  、O、C)  ・・−・はφ1パルス2
    4    6 が出力される。そこで、全ての出力01.02 。
C3を−g向じ構成のバッファ回路’K 1M山するこ
とで、各出力に含まgる各クロックパルス(φ1゜φ2
)の影響を除くことができる。
不実施例では、上記の目的のバッファ回路をもつfこシ
フトレジスタを使用する。
第7,8図は、バッファ回路の具体列である。
第7図はシフトレジスタ出力01 、C2・・・・・・
をトランジスタ701に接続し、これを導通状、態にし
、新しい出力−σl  、、、l ・・・・・・を電源
VDに接続1    2 することで、dl、′?52・・・・・・をvD′亀圧
とし、φ1とφ2の和の反転パルスをトランジスタ70
2に接続することで01.02 川・・を零電位にする
回路であるa この結果、Φ;、?5二 、?53・・・・・・にはo
l、o、。
03・・・・・・と同相で、その1位が全てVDのパル
スが出力される。
次に第8図は、シフトレジスタ谷出カ端に、トランジス
タ801.802.803をg Fa 804で構成さ
れるシフトレジスタを付加し8’05φ31及びγ3パ
ルスでΦ1r ”2 +Φ3・・・山をラッテして用い
る構成としたものである。ここで、各トランジスタは、
第4図シフトレジスタの各要素、400.401.40
2 、C1と同様の1動きをするものであり、このラッ
テ回路はア。力S加わった状態で、Cにトランジスタ1
1Q1を介して人力が入り、φ3が加わった状態で、出
力されるものであり、この出力レベルは、φ3パルス電
位がトランジスタ802i介して現われるものである。
それゆえφ3パルスはφ1 とφ2 の論理和の反転を
含むものであれば良い。例えば、第9図のパルスを用い
れはシフトレジスタ各段出力は、φ3パルスに同期して
出力される。それゆえ、本バッファ回路を用いたJ場合
、バッファ回路出力はシフトレジスタ出力をφ3タイミ
ンク寸でシフトシfこタイミング波形とφ3パルス市位
で吠る出力11αをもったパルスとなる。
以1:、2つのバッファ回路は同様に、シフトレジスタ
出力の各段に含まれるクロックパルスの影響の興り示1
余くことができた。以下では説明を、第7図の構成を用
いた・場合とするが、第8図のイに成を用いても同様に
行える。
以上説明したシフトレジスタをB= aのシフトレジス
タとして用いたのが第3図rこ示す本実施例の固体撮像
装置である。
以下、第3図に従って説明する。
第3図は、固体bυ像装置の全体構成金示したものであ
る。ここで、被写体像はフォトダイオード305で光電
変換され、光電変換された覗気信号は、水平の読出し制
御線30アに従って第1の読出しゲート204を介して
垂直の読出し線306を辿り第2の読出しゲートを介し
て出力端308゜309に出力される。ここで、第2の
読出しゲートは、水平シフトレジスタ301に従って順
次水平方間に導通状態とされることによって水平方間の
走畳を行う。以上はg2図で説明した従来の固体撮像装
置の場合と同様である。
ここで、垂直のシフトレジスタとして、例えは第4.7
図に示したシフトレジスタを、第6−図に示したような
駆動パルスで駆動する。この時、シフトレジスタの各出
力端Φ11”2”3  ・・・・・は水平の読出し制H
a30−rの各水平列L1 、L2 。
L3 ・・・・・に対応して接続される。先のソフトレ
ジスタの説明から、水平の読出し制御線307に加えら
れる制御パルスは、第1のフィールドではLlとL2の
対、L3どL4の対・・・・・・に印加される。
又、第2のフィールドではLl 、L2とL3の対し4
とL5の対・・・・・・に印加される。fなわち、先に
説明した同時2ラインの垂直走査が得られる。
さらに、直接水平の匍jr4線307が垂直シフトレジ
スタに接続されているため、上述した各゛走査の対は、
例えはLl に制御パルスが印加され、次にL2に伺徊
jパルスが印加されるようになっている。
このため、先に述べた。嵌に水)12の読出し1lrl
J +卸1腺とフォトダイオード間の寄生容・1↓に原
因する7リソカは、同時に走肴される2水・(1列金順
次読出し状態とすることで防止されている。
又、シフトレジスタ各段に設けたバッファ回路は、シフ
トレジスタの各段に組込むこともできる。
例えは、第8図のバッファ回路はシフトレジスタの二相
外の構成であり、各バッファ出方をシフトレジスタの次
段に接続した構成は、実質的に第4図シフトレジスタの
02を01.04をΦ2・・・・・・とした構成と同等
である。シフトレジスタの各出力端01.02 、Φ3
・・・・・・と制御線30アの各水平列L1 、L2.
L3・・・・・・の接続関係を01とLl、Φ3とL2
.d5とL3・・川・又は、d2とL3 、i53とL
−2,OF;とL3・・・・・、としても同様の効果が
得られる。この場合は01.03 。
?55かo2 、o4 、o6のどちらか一方しか利用
できないが各使用される端子はφ1又φ2のどちらか一
方の影響しかうけず同様の1」的が達せられる。この場
合のシフトレジスタの駆動パルスは、例えは第10図の
様になる。第10図ば01 。
03.05−y<用いる」場合の例を示したものである
本例の場合−水平走にφ4.φ2を2パルスづつシフト
レジスタに人力し、同シフトレンスタを2段づつシフト
することで隣接する制御線をつづけて2つづつ導通状態
とする。又フィールドの切換は、φST  パルスの位
相を第8図A、Hのごとく、フィールドごとにφ1 、
φ2に対して変えることで、φSTパルスをシフトレジ
スタに取込ムタイミングをシフトレジスタ1段分だけず
らすことで実現する。
これによってAでは、1水平走査期間にdl  とb3
゜03.05・・・・・に出力が現われ、すなわち、L
lとL2.L3とL4・・・・・に制御パルスが加わる
同様にBでは、Φ1 、Φ3とΦ5 、Φ7とd9・・
・に出力が現われ、Ll 、L2とL3.L3とL ・
・・・・・に制御パルスが加わる〇これによって、同時
2ライン読出しか+iiJの実施例と同様に行える。又
、シフトレジスタのΦ2+”41d6の各出力端を利用
するノ場合も同様に行える。
第10図でφ、3 T パルスは両フィールドともφ1
゜φ2パルスを含じタイミンクか示されているが、φs
T パルスは先に説明したように、φ1/々ルスに同ル
]していればよいので、必ずしも第10図に示す限りで
は’x <−、φ1パルスを含んでいれは−F分である
さらに、縞10図Bにおける最彷のφ1 、φ2パルス
1001ハ、φSTパルス以前のものであるため実質的
に無効て乃るため、このパルスはなくてもよい。
さらに4r10図ンントンジスタは01 + 03  
+C55198,か02 + ’4 TΦ6・−・・・
・かのどちらか一方の出力端を利用するのである2・ら
、例えは、第11図に示すように、φ1パルスをφ2・
(ルスの逆相として用いることもできる。この場合、φ
2φ1のパルスを反転して用いることから実質的に六相
となる。
発明の効果 本発明の固体撮像装置によれは、同時2ライン走jf方
式による固体撮像素子において発生するフリッカ現y全
除去するとともに各水平走査で出)jされる2つの出力
信号に含址れる垂直走査ノ々ルスの影響を実質的に除去
することができる。
【図面の簡単な説明】
第1図A、Bは同時2ライン走査方式の固体撮像装置を
説明する模式図、第2図は従来の同時2ライン方式によ
る一例の固体撮像装置の構成図、第3図は本発明の一実
施例における固体撮像装置の構成図、第4図はシフトレ
ジスタの回路構成図、第5図はそのソフトレジスタの動
作説明のための各部の波形図、第6図A、Bはその固体
撮像装置aの駆動ノ々ルスのタイミングを説明する波形
図、第7図はバッファ回路の一例の構成を示す図、第8
図はバッファ回路の別の実施例の構成を示す図、例によ
る駆動タイミングノくルスを説明する波形図である。 301 ・・・水平ソフトレジスタ、3o2・・・・・
・−!匡直シフトレソスタ、303.304・・・・1
40S +−ランンスタ、306−・−・ツメ、l・ダ
イメー=1−ゝ、306・・・垂直の読出し線、307
−・・・水・1;、の1読1(j LifilJ御1腺
、30F3.309・−・出力端。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名fM
1図 第 2 図 第4図 第 5 図 第3図 第6図 第7図 第8図 第9図 ψ3 第10図

Claims (4)

    【特許請求の範囲】
  1. (1)2次元に配列した感光素子と前記感光素子を順次
    垂直及び水平に走査する走査回路を有し、前記垂直の走
    査回路をシフトレジスタと前記シフトレジスタ出力に接
    続したバアノファ回路とで構成し、前記感光素子を接続
    したゲート回路を前記バアノファ回路に接続した固体S
    保菌#。
  2. (2)  シフトレジスタの各段出力をバッファ回路と
    、前記シフトレジスタ各段の次の段の人力に接続して構
    成した特許請求の範囲第1項記載の固体撮像装置。
  3. (3)  シフトレジスタの各段出力をバッファ回路に
    接続し、前記バッファ回路の出力を、前記シフトレジス
    タの各段の次の段の入力に接続して構成した特許請求の
    範囲第1項記載の固体撮像装置。
  4. (4)  バッファ回路にシフトレジスタに印加する走
    査パルスに同期したパルスを加えるようにした特許請求
    の範囲第2項記載の固体撮像装置4゜(5)  シフト
    レジスタに各フィールドのスタートパルスに同J刀した
    第1番目の水平走査時を除く、各水平走査期間に、少な
    くとも1種のパルスを2前1印加し、第1のフィールド
    の011記第1第目の水平走置では、第2のフィールド
    の第1番目の水平走査で加えたパルス1.l111の数
    より1組多い又は少ない数を印加して垂直定食を行なう
    ようにした特許請求の範囲第3項記載の固体撮像装置。
JP58054366A 1982-04-12 1983-03-30 固体撮像装置 Pending JPS59181780A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP58054366A JPS59181780A (ja) 1983-03-30 1983-03-30 固体撮像装置
EP83103459A EP0091678A3 (en) 1982-04-12 1983-04-08 Solid state imaging apparatus
CA000425619A CA1204502A (en) 1982-04-12 1983-04-11 Solid state imaging apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58054366A JPS59181780A (ja) 1983-03-30 1983-03-30 固体撮像装置

Publications (1)

Publication Number Publication Date
JPS59181780A true JPS59181780A (ja) 1984-10-16

Family

ID=12968651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58054366A Pending JPS59181780A (ja) 1982-04-12 1983-03-30 固体撮像装置

Country Status (1)

Country Link
JP (1) JPS59181780A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604364A (en) * 1983-07-02 1997-02-18 Canon Kabushiki Kaisha Photoelectric converter with vertical output lines
JP2004350265A (ja) * 2003-04-28 2004-12-09 Olympus Corp 撮像装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604364A (en) * 1983-07-02 1997-02-18 Canon Kabushiki Kaisha Photoelectric converter with vertical output lines
JP2004350265A (ja) * 2003-04-28 2004-12-09 Olympus Corp 撮像装置

Similar Documents

Publication Publication Date Title
EP0055592A2 (en) Solid-state imaging device
JPH06113215A (ja) 固体撮像装置
US4626916A (en) Solid state image pickup device
JP2736121B2 (ja) 電荷転送装置及び固体撮像装置
JPS59181780A (ja) 固体撮像装置
JPH0695735B2 (ja) 固体撮像装置
JPH0738815A (ja) 固体撮像素子
US4862275A (en) Readout of charge packets from area imager CCD using an inverter-chain shift register
JPS58187081A (ja) 固体撮像装置およびその駆動方法
JPS58178674A (ja) 固体撮像装置
JPH05227486A (ja) 固体撮像装置
JP3008629B2 (ja) 固体撮像素子
JPS59154882A (ja) 固体撮像装置
JPS622509B2 (ja)
JP3889825B2 (ja) 固体撮像装置
EP0091678A2 (en) Solid state imaging apparatus
JPH04162883A (ja) 固体撮像装置
JPH03171771A (ja) 固体撮像装置及びその駆動方法
JPS5923434Y2 (ja) 二次元走査半導体装置
JPH05219441A (ja) 固体撮像装置
JPS6239982A (ja) 固体撮像装置
JP2554466B2 (ja) 固体撮像装置
JPH0442869B2 (ja)
JPS589480A (ja) イメ−ジセンサを用いる撮像装置
JPH02192371A (ja) 電荷結合型固体撮像装置