JPH04160569A - 論理回路の最適化方式 - Google Patents
論理回路の最適化方式Info
- Publication number
- JPH04160569A JPH04160569A JP2286111A JP28611190A JPH04160569A JP H04160569 A JPH04160569 A JP H04160569A JP 2286111 A JP2286111 A JP 2286111A JP 28611190 A JP28611190 A JP 28611190A JP H04160569 A JPH04160569 A JP H04160569A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- converted
- pattern
- information
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 29
- 238000005457 optimization Methods 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims description 13
- 238000006467 substitution reaction Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 6
- 101100008044 Caenorhabditis elegans cut-1 gene Proteins 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、論理回路の最適化方式に関する。
従来、この種の論理回路の最適化では、論理回路ファイ
ルは階層単位に分かれているので、階層間にまたがった
回路の最適化を行う場合は、最適化を行う前に一旦、回
路を階層展開し一階層に記述しなおしてから最適化を行
っていた。
ルは階層単位に分かれているので、階層間にまたがった
回路の最適化を行う場合は、最適化を行う前に一旦、回
路を階層展開し一階層に記述しなおしてから最適化を行
っていた。
ｌ−述した従来の論理回路の最適化方式では、階層表現
された論理回路の階層展開処理が必要であり、又、階層
展開してから最適化するために、最適化後の論理回路の
イメージが、論理回路を階層設計して記述した回路設計
者のイメージと異なってしまい、回路設計者が最適化後
の論理回路を参照するのが大変困難になるという欠点が
あった。
された論理回路の階層展開処理が必要であり、又、階層
展開してから最適化するために、最適化後の論理回路の
イメージが、論理回路を階層設計して記述した回路設計
者のイメージと異なってしまい、回路設計者が最適化後
の論理回路を参照するのが大変困難になるという欠点が
あった。
第１の本発明の方式は、論理回路作成装置で論理回路中
のインバータを削除したり、未使用回路を削除したりす
る回路の最適化を行う論理回路の最適化方式において、
階層記述された論理回路ファイルを読み込む手段と、最
適化のためのルールが記述されているファイルを読み込
み解析するルール解析手段と、被変換回路内から入力パ
ターンとマツチする部分を探し、接続情報と被変換回路
の階層情報をテーブルに、入力パターンと被変換回路の
シンボル対応と階層情報を変換シンボル対応テーブルに
格納するパターンマツチ手段と、被変換回路の入力パタ
ーンにマツチした部分を変換情報と対応情報をもとに、
最適な階層に発生した最適化後の回路パターン（出力パ
ターン）に置き換える回路置き換え手段と、置き換えの
対象となった回路が複数の階層にまたがっている場合に
、回路置き換え処理によって階層間の切り口部分が変更
した場合、切り口部分のデータを削除したり発生したり
する切り口情報変更手段とを有する。
のインバータを削除したり、未使用回路を削除したりす
る回路の最適化を行う論理回路の最適化方式において、
階層記述された論理回路ファイルを読み込む手段と、最
適化のためのルールが記述されているファイルを読み込
み解析するルール解析手段と、被変換回路内から入力パ
ターンとマツチする部分を探し、接続情報と被変換回路
の階層情報をテーブルに、入力パターンと被変換回路の
シンボル対応と階層情報を変換シンボル対応テーブルに
格納するパターンマツチ手段と、被変換回路の入力パタ
ーンにマツチした部分を変換情報と対応情報をもとに、
最適な階層に発生した最適化後の回路パターン（出力パ
ターン）に置き換える回路置き換え手段と、置き換えの
対象となった回路が複数の階層にまたがっている場合に
、回路置き換え処理によって階層間の切り口部分が変更
した場合、切り口部分のデータを削除したり発生したり
する切り口情報変更手段とを有する。
第２の本発明の方式は、論理回路作成装置で論理回路中
の冗長インバータを削除したり、未使用回路を削除した
りする回路の最適化を行う論理回路の最適化方式におい
て、階層記述された論理回路ファイルを読み込む手段と
、最適化のためのルールが記述されているファイルを読
み込み解析するルール解析手段と、被変換回路内から入
力パターンとマツチする部分を探し、その接続情報と被
変換回路の階層情報を変換情報テーブルに格納するパタ
ーンマツチ手段と、被変換回路の入力パターンにマツチ
した部分を回路内から削除し、出力パターンに置き換え
る回路置き換え手段と、変換情報チーフルをもとに、出
力パターンの切り口部分を被変換回路に接続し、その際
、接続先が異なる階層にある場合は、階層間の切り１部
分のデータを発生するネット接続手段とを有する。
の冗長インバータを削除したり、未使用回路を削除した
りする回路の最適化を行う論理回路の最適化方式におい
て、階層記述された論理回路ファイルを読み込む手段と
、最適化のためのルールが記述されているファイルを読
み込み解析するルール解析手段と、被変換回路内から入
力パターンとマツチする部分を探し、その接続情報と被
変換回路の階層情報を変換情報テーブルに格納するパタ
ーンマツチ手段と、被変換回路の入力パターンにマツチ
した部分を回路内から削除し、出力パターンに置き換え
る回路置き換え手段と、変換情報チーフルをもとに、出
力パターンの切り口部分を被変換回路に接続し、その際
、接続先が異なる階層にある場合は、階層間の切り１部
分のデータを発生するネット接続手段とを有する。
口実雄側〕
次に、本発明について図面を参照して説明する。
第１図は第１の本発明の一実施例の図である。
第１図において、論理回路読み込み手段１は、階層表現
された論理回路ファイル６を読み込む手段、ルール解析
手段は、最適化のためのルールが記述されている最適化
ルールファイル７を読み込み解析する手段である。
された論理回路ファイル６を読み込む手段、ルール解析
手段は、最適化のためのルールが記述されている最適化
ルールファイル７を読み込み解析する手段である。
パターンマツチ手段３は、被変換回路内にルールファイ
ルに記述されている入力パターンとマツチする部分があ
るかどうか探す。マツチする部分があった場合、その部
分の接続情報と階層情報を変換情報テーブル８に、入力
パターンと被変換回路のシンボルの対応を変換シンボル
対応テーブル９に格納する。この時、被変換回路内は階
層間にまたがって探す。
ルに記述されている入力パターンとマツチする部分があ
るかどうか探す。マツチする部分があった場合、その部
分の接続情報と階層情報を変換情報テーブル８に、入力
パターンと被変換回路のシンボルの対応を変換シンボル
対応テーブル９に格納する。この時、被変換回路内は階
層間にまたがって探す。
置き換え手段４は、被変換回路の入力パターンにマツチ
した部分を変換情報テーブル８と変換シンボル対応テー
ブル９に従って最適な階層に発生した出力パターンに置
き換える。
した部分を変換情報テーブル８と変換シンボル対応テー
ブル９に従って最適な階層に発生した出力パターンに置
き換える。
切り日情報変更手段５は、置き換え手段４によって置き
換えられた被変換回路が複数の階層にまたがっている場
合に、階層間の切り口部分が置き換えによって変更した
場合、切り口部分のデータを削除２発生したりする手段
である。これらの手段によって最適化された論理回路フ
ァイル１０が得られる。
換えられた被変換回路が複数の階層にまたがっている場
合に、階層間の切り口部分が置き換えによって変更した
場合、切り口部分のデータを削除２発生したりする手段
である。これらの手段によって最適化された論理回路フ
ァイル１０が得られる。
第２図と第３図は、論理回路をルールに従って最適化す
る処理を示した処理例である。
る処理を示した処理例である。
第２図に示す第１の処理例では、第２図（ａ）に示す被
変換回路の中枦１→階層Ｈ２内の点線で囲まれた部分が
入力パターンにマツチする。変換情報テーブル８には、
第２図（ｂ）に示す入力パターンの接続情報ＰＬ、Ｐ２
．Ｐ３に対応する被変換回路のネット情報Ｎｌ、Ｎ２．
Ｎ３とそのネットが存在する階層情報Ｈ２が、第２図（
ｄ）に示すように格納される。
変換回路の中枦１→階層Ｈ２内の点線で囲まれた部分が
入力パターンにマツチする。変換情報テーブル８には、
第２図（ｂ）に示す入力パターンの接続情報ＰＬ、Ｐ２
．Ｐ３に対応する被変換回路のネット情報Ｎｌ、Ｎ２．
Ｎ３とそのネットが存在する階層情報Ｈ２が、第２図（
ｄ）に示すように格納される。
変換シンボル対応テーブル９には、入力パターンのシン
ボル情報Ｗｌ、Ｗ２とそれに対応する被変換回路のシン
ボル情報Ａｌ、Ａ２が格納される。
ボル情報Ｗｌ、Ｗ２とそれに対応する被変換回路のシン
ボル情報Ａｌ、Ａ２が格納される。
点線で囲まれた被変換回路の部分を変換情報テーブル８
と変換シンボル対応テーブル９に従い、出力パターンに
置き換える。入力パターンと出力パターンの対応は、接
続情報ＰＬ、Ｐ２．Ｐ３によってとる。この場合、最適
化の対象となる回路はすべて階層Ｈ２内にあるので出力
パターンは階層Ｈ２内で置き換えられる。
と変換シンボル対応テーブル９に従い、出力パターンに
置き換える。入力パターンと出力パターンの対応は、接
続情報ＰＬ、Ｐ２．Ｐ３によってとる。この場合、最適
化の対象となる回路はすべて階層Ｈ２内にあるので出力
パターンは階層Ｈ２内で置き換えられる。
第３図に示す第２の処理例では、入力パターンにマツチ
する被変換回路は、点線で示すように階）”：”Ｉ Ｈ
１と階層Ｈ２にまたがっている。変換情報テーブル８に
は、入力パターンの接続情報Ｐ１゜Ｐ２．Ｐ４に対応す
る被変換回路のネット情報Ｎ］、Ｎ２．Ｎ３とそのネッ
トが存在する階層Ｈ１の情報と入力パターンの接続情報
Ｐ３に対応する被変換回路のネット情報Ｎ４とそのネッ
トが存在する階層Ｈ２の情報が格納される。
する被変換回路は、点線で示すように階）”：”Ｉ Ｈ
１と階層Ｈ２にまたがっている。変換情報テーブル８に
は、入力パターンの接続情報Ｐ１゜Ｐ２．Ｐ４に対応す
る被変換回路のネット情報Ｎ］、Ｎ２．Ｎ３とそのネッ
トが存在する階層Ｈ１の情報と入力パターンの接続情報
Ｐ３に対応する被変換回路のネット情報Ｎ４とそのネッ
トが存在する階層Ｈ２の情報が格納される。
変換シンボル対応テーブル９には、入力パターンのシン
ボル情報Ｗｌ、Ｗ２とそれに対応する被変換回路のシン
ボル情報ＡＩ、Ａ２とそのシンボルが存在する階層情報
（ＡｌはＨ２，Ａ２はＨｌ）が格納される。
ボル情報Ｗｌ、Ｗ２とそれに対応する被変換回路のシン
ボル情報ＡＩ、Ａ２とそのシンボルが存在する階層情報
（ＡｌはＨ２，Ａ２はＨｌ）が格納される。
点線で囲まれた被変換回路の部分を出力パターンに置き
換える場合、接続部分のネットかもとの階層に残るよう
に置き換える。被変換回路のシンボルＡ１は階層Ｈ２内
に存在する。従って、これに対応する入力パターン内の
シンボル情報Ｗ１と名前が同一である出力パターン内の
シンボル情報Ｗ１は階層Ｈ２内に置き換えられる。入力
パターンのシンボルと出力パターンのシンボルの対応は
パターン内でユニークに付けられたシンボルの名前で行
う。
換える場合、接続部分のネットかもとの階層に残るよう
に置き換える。被変換回路のシンボルＡ１は階層Ｈ２内
に存在する。従って、これに対応する入力パターン内の
シンボル情報Ｗ１と名前が同一である出力パターン内の
シンボル情報Ｗ１は階層Ｈ２内に置き換えられる。入力
パターンのシンボルと出力パターンのシンボルの対応は
パターン内でユニークに付けられたシンボルの名前で行
う。
この場合置き換えによって階層Ｈ１と階層Ｈ２には切り
口が１つ発生する。
口が１つ発生する。
第４図は第２の本発明の一実施例の図である。
第４図において、論理回路読み込み手段１１゜ルール解
析手段１２は、第１図に示した論理回路読み込み手段１
．ルール解析手段２と同機能のものである。
析手段１２は、第１図に示した論理回路読み込み手段１
．ルール解析手段２と同機能のものである。
パターンマツチ手段１３は、被変換回路内にルールファ
イルに記述されている入力パターンとマツチする部分が
あるかどうか探す。マツチする部分があった場合、その
部分の接続情報と階層情報を変換情報テーブル１８に格
納する。この時、被変換回路内は階層間にまたがって探
しまわる。
イルに記述されている入力パターンとマツチする部分が
あるかどうか探す。マツチする部分があった場合、その
部分の接続情報と階層情報を変換情報テーブル１８に格
納する。この時、被変換回路内は階層間にまたがって探
しまわる。
置き換え手段１４は、被変換回路の入力パターンにマツ
チした部分を回路内から削除し、マツチした部分の最」
１位の階層に出力パターンを置く。
チした部分を回路内から削除し、マツチした部分の最」
１位の階層に出力パターンを置く。
ネット接続手段１５は、置き換え手段１４によって置き
換えられた出力パターンの切り口を変換情報テーブル１
８に従って、被変換回路のネットに接続する手段である
。この時、接続先が下位階層にある場合は、階層間の切
り１」部分にデータを発生されて接続する。これらの手
段によって最適化された論理回路ファイル２０が得られ
る。
換えられた出力パターンの切り口を変換情報テーブル１
８に従って、被変換回路のネットに接続する手段である
。この時、接続先が下位階層にある場合は、階層間の切
り１」部分にデータを発生されて接続する。これらの手
段によって最適化された論理回路ファイル２０が得られ
る。
−１０＝
第５図と第６図は、論理回路をルールに従って最適化す
る処理を示した処理例である。処理例について説明する
。
る処理を示した処理例である。処理例について説明する
。
第５図に示す第３の処理例では階層Ｎ２内の点線で囲ま
れた部分が入力パターンにマ、ツチする（第５図（ａ）
）。変換情報テーブル１８には、入力パターンの接続情
報ＰＩ、Ｐ２．Ｐ３に対応する被変換回路のネット情報
Ｎ１．、Ｎ２．Ｎ３とそのネットが存在する階層情報Ｈ
２が格納される（第５図（ｄ））。点線で囲まれた被変
換回路を削除し、出力パターンに置き換える。
れた部分が入力パターンにマ、ツチする（第５図（ａ）
）。変換情報テーブル１８には、入力パターンの接続情
報ＰＩ、Ｐ２．Ｐ３に対応する被変換回路のネット情報
Ｎ１．、Ｎ２．Ｎ３とそのネットが存在する階層情報Ｈ
２が格納される（第５図（ｄ））。点線で囲まれた被変
換回路を削除し、出力パターンに置き換える。
入力パターンと出力パターンの対応は、接続情報ＰＬ、
Ｐ２．Ｐ３によってとる。この場合、最適化の対象とな
る回路はすべて階層Ｎ２内にあるので、出力パターンは
階層Ｎ２内で置き換えられる（第５図（ｅ））。その後
、出力パターンの切り口を変換情報テーブル１８に従い
、被変換回路のネットに接続する。この場合、出力パタ
ーンのＰｌは被変換回路のネッ）Ｎｌに、Ｐ２はＮ２．
Ｐ３はＮ３に接続される（第５図（ｒ））。
Ｐ２．Ｐ３によってとる。この場合、最適化の対象とな
る回路はすべて階層Ｎ２内にあるので、出力パターンは
階層Ｎ２内で置き換えられる（第５図（ｅ））。その後
、出力パターンの切り口を変換情報テーブル１８に従い
、被変換回路のネットに接続する。この場合、出力パタ
ーンのＰｌは被変換回路のネッ）Ｎｌに、Ｐ２はＮ２．
Ｐ３はＮ３に接続される（第５図（ｒ））。
第６図に示す第４の処理例では、入力パターンにマツチ
する被変換回路は、点線で示すように階層Ｈ１と階層Ｈ
２にまたがっている（第６図（ａ））。変換情報テーブ
ルには、入力パターンの接続情報ＰＬ、Ｐ２．Ｐ４に対
応する被変換回路のネット情報Ｎｏ、、Ｎ２．Ｎ３とそ
のネットが存在する階層Ｈ１の情報と入力パターンの接
続情報Ｐ３に対応する被変換回路のネット情報Ｎ４とそ
のネットが存在する階層Ｈ２の情報が格納される（第６
図（ｄ乃。
する被変換回路は、点線で示すように階層Ｈ１と階層Ｈ
２にまたがっている（第６図（ａ））。変換情報テーブ
ルには、入力パターンの接続情報ＰＬ、Ｐ２．Ｐ４に対
応する被変換回路のネット情報Ｎｏ、、Ｎ２．Ｎ３とそ
のネットが存在する階層Ｈ１の情報と入力パターンの接
続情報Ｐ３に対応する被変換回路のネット情報Ｎ４とそ
のネットが存在する階層Ｈ２の情報が格納される（第６
図（ｄ乃。
点線で囲まれた被変換回路を削除し、出力パターンに置
き換える。この場合、入力パターンにマツチした被変換
回路のシンボルは階層Ｈ１と階層Ｈ２に存在するので、
上位の階層である階層Ｈ１に出力パターンを置く （第
６図（ｅ））。出力パターンの切り口を変換情報テーブ
ル１８に従って、被変換回路のネットに接続する。この
場合、出力パターンのＰｌは被変換回路のネッ）Ｎｌに
、Ｐ２ばＮ２、Ｐ３はＮ３、Ｐ４はＮ４に接続される。
き換える。この場合、入力パターンにマツチした被変換
回路のシンボルは階層Ｈ１と階層Ｈ２に存在するので、
上位の階層である階層Ｈ１に出力パターンを置く （第
６図（ｅ））。出力パターンの切り口を変換情報テーブ
ル１８に従って、被変換回路のネットに接続する。この
場合、出力パターンのＰｌは被変換回路のネッ）Ｎｌに
、Ｐ２ばＮ２、Ｐ３はＮ３、Ｐ４はＮ４に接続される。
Ｎ２．Ｎ３は階層Ｈ２に存在するので、階層Ｈ２の切り
口にデータを２つ発生させて接続する。
口にデータを２つ発生させて接続する。
以上説明したように、本発明は、階層記述された論理回
路を最適化する場合に、階層にまたがった最適化におい
ても階層を保ったまま行い、最適化によって階層間の切
り口情報が変更になった場合でも切り口情報を自動的に
削除したり、発生したりするので、論理回路の最適化を
行う際に予め、論理回路を階層展開しておく必要がない
。又、最適化を階層形のまま行うので、最適化後の回路
が回路設計者のイメージと異ならないので設計者が容易
に論理回路を参照できるという効果がある。
路を最適化する場合に、階層にまたがった最適化におい
ても階層を保ったまま行い、最適化によって階層間の切
り口情報が変更になった場合でも切り口情報を自動的に
削除したり、発生したりするので、論理回路の最適化を
行う際に予め、論理回路を階層展開しておく必要がない
。又、最適化を階層形のまま行うので、最適化後の回路
が回路設計者のイメージと異ならないので設計者が容易
に論理回路を参照できるという効果がある。
第１図は第１の本発明の一実施例の構成図、第２図、第
３図は第１．第２の処理例を示す図、第４図は第２の本
発明の一実施例の構成図、第５図、第６図は第３．第４
の処理例を示す図である。 ■、１１・・・・・・論理回路読み込み手段、２，１２
・・・・・・ルール解析手段、３．１３・・・・・パタ
ーンマツチ手段、４，１４・・・・・・置き換え手段、
５・・・・・・切り口変更手段、６，１６・・・・・論
理回路ファイル、７゜Ｉ７・・・・・・最適化ルールフ
ァイル、８，１８・・・・・・変換情報テーブル、９・
・・・・変換シンボル対応チーフル、］０．２０・・・
・論理回路ファイル、１５・・・ネット接続手段。 代理人 弁理士 内 原 晋 ７ 区 Ｃ） くく 第 ６ 図 （ｆ）
３図は第１．第２の処理例を示す図、第４図は第２の本
発明の一実施例の構成図、第５図、第６図は第３．第４
の処理例を示す図である。 ■、１１・・・・・・論理回路読み込み手段、２，１２
・・・・・・ルール解析手段、３．１３・・・・・パタ
ーンマツチ手段、４，１４・・・・・・置き換え手段、
５・・・・・・切り口変更手段、６，１６・・・・・論
理回路ファイル、７゜Ｉ７・・・・・・最適化ルールフ
ァイル、８，１８・・・・・・変換情報テーブル、９・
・・・・変換シンボル対応チーフル、］０．２０・・・
・論理回路ファイル、１５・・・ネット接続手段。 代理人 弁理士 内 原 晋 ７ 区 Ｃ） くく 第 ６ 図 （ｆ）
Claims (1)
- 【特許請求の範囲】 １、論理回路作成装置で論理回路中の冗長インバータを
削除したり、未使用回路を削除したりする回路の最適化
を行う論理回路の最適化方式において、 階層記述された論理回路ファイルを読み込む手段と、 最適化のためのルールが記述されているファイルを読み
込み解析するルール解析手段と、被変換回路内からルー
ルファイルに記述されている最適化の対象となる回路パ
ターン（入力パターン）とマッチする部分を探し、その
接続情報と被変換回路の階層情報を変換情報テーブルに
、入力パターンと被変換回路のシンボル対応と階層情報
を変換シンボル対応テーブルに格納するパターンマッチ
手段と、 被変換回路の入力パターンにマッチした部分を変換情報
と対応情報をもとに、最適な階層に発生した最適化後の
回路パターン（出力パターン）に置き換える回路置き換
え手段と、置き換えの対象となった回路が複数の階層に
またがっている場合に、回路置き換え処理によって階層
間の切り口部分が変更した場合、切り口部分のデータを
削除したり発生したりする切り口情報変更手段とを有す
る論理回路の最適化方式。 ２、論理回路作成装置で論理回路中の冗長インバータを
削除したり、未使用回路を削除したりする回路の最適化
を行う論理回路の最適化方式において、 階層記述された論理回路ファイルを読み込む手段と、 最適化のためのルールが記述されているファイルを読み
込み解析するルール解析手段と、被変換回路内からルー
ルファイルに記述されている最適化の対象となる回路パ
ターン（入力パターン）とマッチする部分を探し、その
接続情報と被変換回路の階層情報を変換情報テーブルに
格納するパターンマッチ手段と、 被変換回路の入力パターンにマッチした部分を回路内か
ら削除し、最適化後の回路パターン（出力パターン）に
置き換える回路置き換え手段と、変換情報テーブルをも
とに、出力パターンの切り口部分を被変換回路に接続し
、その際、接続先が異なる階層にある場合は、階層間の
切り口部分のデータを発生するネット接続手段とを有す
る論理回路の最適化方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2286111A JPH04160569A (ja) | 1990-10-24 | 1990-10-24 | 論理回路の最適化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2286111A JPH04160569A (ja) | 1990-10-24 | 1990-10-24 | 論理回路の最適化方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04160569A true JPH04160569A (ja) | 1992-06-03 |
Family
ID=17700077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2286111A Pending JPH04160569A (ja) | 1990-10-24 | 1990-10-24 | 論理回路の最適化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04160569A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996034351A1 (fr) * | 1995-04-25 | 1996-10-31 | Hitachi, Ltd. | Procede de conception de circuits integres a semi-conducteurs et appareil de conception automatique |
| US6260185B1 (en) | 1995-04-21 | 2001-07-10 | Hitachi, Ltd. | Method for designing semiconductor integrated circuit and automatic designing device |
-
1990
- 1990-10-24 JP JP2286111A patent/JPH04160569A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6260185B1 (en) | 1995-04-21 | 2001-07-10 | Hitachi, Ltd. | Method for designing semiconductor integrated circuit and automatic designing device |
| WO1996034351A1 (fr) * | 1995-04-25 | 1996-10-31 | Hitachi, Ltd. | Procede de conception de circuits integres a semi-conducteurs et appareil de conception automatique |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4758953A (en) | Method for generating logic circuit data | |
| US6564211B1 (en) | Fast flexible search engine for longest prefix match | |
| JPH0452856A (ja) | 文書処理装置 | |
| Lengauer et al. | Efficient solution of connectivity problems on hierarchically defined graphs | |
| Johnson et al. | A meta-language and system for nonlocal incremental attribute evaluation in language-based editors | |
| US6980941B2 (en) | Method and computer program product for realizing a system specification which is described in a system description language | |
| US20060236281A1 (en) | Logic circuit design method, computer-readable recording medium having logic circuit design program stored therein, and logic circuit design device | |
| JPH04120666A (ja) | 自動配線方法 | |
| JPH04160569A (ja) | 論理回路の最適化方式 | |
| US6622288B1 (en) | Conflict sensitive compaction for resolving phase-shift conflicts in layouts for phase-shifted features | |
| JP2003099488A (ja) | 論理整合化装置 | |
| US8060845B2 (en) | Minimizing impact of design changes for integrated circuit designs | |
| JP3487870B2 (ja) | 階層型ファイルの結合分離方法 | |
| JPS6320529A (ja) | 知識獲得方式 | |
| JP2606092B2 (ja) | 版管理システム | |
| JP2959606B2 (ja) | 論理接続データ格納方法 | |
| KR100298168B1 (ko) | 전화번호변동자료의가공및편집방법 | |
| JP3901530B2 (ja) | ソフトウェア・ハードウェア言語モデル変換装置及びプログラム | |
| JP2507650B2 (ja) | ファイル入出力装置 | |
| JPH08153129A (ja) | 再利用容易化装置 | |
| JP3293640B2 (ja) | 回路データ接続追跡システム | |
| JP2001282864A (ja) | 機能ブロック修正方法 | |
| Hofstede et al. | Corrie Huijs | |
| JPH0934927A (ja) | 論理シミュレーション装置および論理回路情報作成方法 | |
| JPH11272730A (ja) | プリント板回路設計システム及びプリント板回路設計方法並びに記録媒体 |