JPH04158577A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04158577A JPH04158577A JP28406090A JP28406090A JPH04158577A JP H04158577 A JPH04158577 A JP H04158577A JP 28406090 A JP28406090 A JP 28406090A JP 28406090 A JP28406090 A JP 28406090A JP H04158577 A JPH04158577 A JP H04158577A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- tin
- amorphous silicon
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 8
- 239000002184 metal Substances 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 150000004767 nitrides Chemical class 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 17
- 238000009792 diffusion process Methods 0.000 abstract description 9
- 230000004888 barrier function Effects 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 5
- 230000003647 oxidation Effects 0.000 abstract description 5
- 238000007254 oxidation reaction Methods 0.000 abstract description 5
- 238000004544 sputter deposition Methods 0.000 abstract description 5
- 238000009413 insulation Methods 0.000 abstract description 4
- 238000001947 vapour-phase growth Methods 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 2
- 239000012535 impurity Substances 0.000 abstract description 2
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 2
- 229920005591 polysilicon Polymers 0.000 abstract 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000010276 construction Methods 0.000 abstract 1
- 238000010030 laminating Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 46
- 230000007547 defect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置における配線接続に関する。
従来の半導体装置における配線接続構造は、シリコン基
板に形成された拡散層あるいは、多結晶ソリコン層アル
いは、アモルファスシリコン層上にＴ１、表面酸化処理
されたＴｌＮ、Ａｔの５層構造であった。第２図は従来
例を示し、アモルファスシリコン上に形成した場合の断
面図であり、２０１はシリコン基板、２０２は酸化膜、
２０５はＮ＋拡散層、２０４は多結晶シリコン層、２０
５はアモルファスシリコン層、２０６はＴｉ層、 ２０
７はＴｉＮ層、２０８は酸化処理膜、２０９はＡｔ−５
ｉ又はＡｔ−０ｕ層であった。
板に形成された拡散層あるいは、多結晶ソリコン層アル
いは、アモルファスシリコン層上にＴ１、表面酸化処理
されたＴｌＮ、Ａｔの５層構造であった。第２図は従来
例を示し、アモルファスシリコン上に形成した場合の断
面図であり、２０１はシリコン基板、２０２は酸化膜、
２０５はＮ＋拡散層、２０４は多結晶シリコン層、２０
５はアモルファスシリコン層、２０６はＴｉ層、 ２０
７はＴｉＮ層、２０８は酸化処理膜、２０９はＡｔ−５
ｉ又はＡｔ−０ｕ層であった。
しかし、前述の従来技術では、ＴｉＨの表面酸化により
、ＴｉＮだけの場合よりバリーア性は向上するが・クラ
ックにより・ζリア性を消失している部分からＡｔのス
パイクが生じ、拡散層がリークしたり、また、ＭＯＳの
ＧＡＴＥに用いた場合、多結晶シリコンと反応し、ＧＡ
ＴＩＣ膜不良を引き起こす事があった。更に、アモルフ
ァスシリコン層の絶縁破壊現象を利用したＦＲＯＭ素子
においては、前従の拡散層や多結晶シリコンの場合より
より顕著にアルミニウムとの反応をする為に、アモルフ
ァスシリコン層の絶縁性が損なわれる事が多く見られる
と（・５問題があった。本発明はこのような問題を解決
するもので、七の目的とするところは、配線接続におけ
るＡｔスパイクによる拡散層のリーク、ＧＡＴＥ膜不良
及びアモルファスシリコン層の絶縁不良を防止し、バリ
アメタル性の向上による安定した配線接続を得ることが
可能な半導体装置を提供するところにある。
、ＴｉＮだけの場合よりバリーア性は向上するが・クラ
ックにより・ζリア性を消失している部分からＡｔのス
パイクが生じ、拡散層がリークしたり、また、ＭＯＳの
ＧＡＴＥに用いた場合、多結晶シリコンと反応し、ＧＡ
ＴＩＣ膜不良を引き起こす事があった。更に、アモルフ
ァスシリコン層の絶縁破壊現象を利用したＦＲＯＭ素子
においては、前従の拡散層や多結晶シリコンの場合より
より顕著にアルミニウムとの反応をする為に、アモルフ
ァスシリコン層の絶縁性が損なわれる事が多く見られる
と（・５問題があった。本発明はこのような問題を解決
するもので、七の目的とするところは、配線接続におけ
るＡｔスパイクによる拡散層のリーク、ＧＡＴＥ膜不良
及びアモルファスシリコン層の絶縁不良を防止し、バリ
アメタル性の向上による安定した配線接続を得ることが
可能な半導体装置を提供するところにある。
本発明の半導体装置は、シリコン基板あるいは、多結晶
シリコン層あるいはアモルファスシリフン層上に表面が
酸化されたチッ化金属膜が２層以上積層され、その上に
金属配線層がある構造を有することを特徴とする。
シリコン層あるいはアモルファスシリフン層上に表面が
酸化されたチッ化金属膜が２層以上積層され、その上に
金属配線層がある構造を有することを特徴とする。
本発明の上記の構成によればＴＩＮの１層目で発生した
クラックを２層目のＴ ｉ Ｎが埋込み、クラックフリ
ーな膜となるため、バリア性がさらに高＜、Ａｔのスパ
イクや拡散層のリーク、多結晶シリコンとの反応、ＧＡ
ＴＥ膜不良が起きにくく、特に前述の拡散層や多結晶シ
リコンの場合より、より顕著にアルミニウムとの反応を
起こすアモルファスシリフンの絶縁破壊現象を利用した
ＦＲＯＭ素子モ素子４ツ なわれる事がない。
クラックを２層目のＴ ｉ Ｎが埋込み、クラックフリ
ーな膜となるため、バリア性がさらに高＜、Ａｔのスパ
イクや拡散層のリーク、多結晶シリコンとの反応、ＧＡ
ＴＥ膜不良が起きにくく、特に前述の拡散層や多結晶シ
リコンの場合より、より顕著にアルミニウムとの反応を
起こすアモルファスシリフンの絶縁破壊現象を利用した
ＦＲＯＭ素子モ素子４ツ なわれる事がない。
第１図は本発明の実施例における半導体装置の断面図を
示す。第２図は従来条件の断面図を示す。以下、本発明
の実施例を詳細に説明する。
示す。第２図は従来条件の断面図を示す。以下、本発明
の実施例を詳細に説明する。
まず、シリコン基板１０１上に、酸化膜１０２を形成し
、その後、高濃度に不純物拡散された多結晶シリコン層
１０３を脂成し、該、多結晶７９３７層１０３上に気相
成長法により層間絶縁膜１０４を形成し、その後、多結
晶シリコン層１０６上をフォトリソ技術及びエツチング
技術によりシリコン酸化膜を除去する。その俊、多結晶
シリコン層１０３上の開孔部に、気相成長法によりアモ
ルファスシリコン層１０５を形成し、その後スパッター
法により、２００Ｘの７１層１０６、１０００ＸのＴｉ
Ｎ層１０７を連続スパッターする。その後０２プラズマ
２５０Ｗで５０秒でＴｉＮ層１０７の酸化処理を行い、
酸化処理膜１０５を形成し、その後、再びスパッター法
により１ｏｏｏＸのＴｉＮ層１０９を形成し、０，プラ
ズマ２５０Ｗで５０秒でＴｉＮ層１０９の酸化処理を行
い、酸化処理膜１１０を形成する。このようにすれば１
層目で発生したＴｉＮのクラックを２層目のＴＩＮで埋
込むことが可能となる。その後、スパッター法によりＡ
ｔ＝Ｓｉ層又はＡｔ−０ｕ層１１１を形成し、フォトリ
ソ技術及びエツチング技術により所望のパターンに加工
する。
、その後、高濃度に不純物拡散された多結晶シリコン層
１０３を脂成し、該、多結晶７９３７層１０３上に気相
成長法により層間絶縁膜１０４を形成し、その後、多結
晶シリコン層１０６上をフォトリソ技術及びエツチング
技術によりシリコン酸化膜を除去する。その俊、多結晶
シリコン層１０３上の開孔部に、気相成長法によりアモ
ルファスシリコン層１０５を形成し、その後スパッター
法により、２００Ｘの７１層１０６、１０００ＸのＴｉ
Ｎ層１０７を連続スパッターする。その後０２プラズマ
２５０Ｗで５０秒でＴｉＮ層１０７の酸化処理を行い、
酸化処理膜１０５を形成し、その後、再びスパッター法
により１ｏｏｏＸのＴｉＮ層１０９を形成し、０，プラ
ズマ２５０Ｗで５０秒でＴｉＮ層１０９の酸化処理を行
い、酸化処理膜１１０を形成する。このようにすれば１
層目で発生したＴｉＮのクラックを２層目のＴＩＮで埋
込むことが可能となる。その後、スパッター法によりＡ
ｔ＝Ｓｉ層又はＡｔ−０ｕ層１１１を形成し、フォトリ
ソ技術及びエツチング技術により所望のパターンに加工
する。
以上の工程を経て、本発明の実施例に於ける半導体装置
の配線接続が完成する。上記、実施例のＴｉＮ層７０７
，１０９上への酸化処理は、酸化雰囲気中の炉で説明し
たが、酸化雰囲気中のランプアニール炉、Ｏ，１００％
で４００℃６０秒で酸化処理することにより、上記、酸
化雰囲気中の炉の処理と同様の効果が得られる。
の配線接続が完成する。上記、実施例のＴｉＮ層７０７
，１０９上への酸化処理は、酸化雰囲気中の炉で説明し
たが、酸化雰囲気中のランプアニール炉、Ｏ，１００％
で４００℃６０秒で酸化処理することにより、上記、酸
化雰囲気中の炉の処理と同様の効果が得られる。
以上、述べたように本発明の半導体装置の構造によれば
、１層目のＴｉＮのクラックを２層目のＴｉｎが埋め込
みバリアとしての性能が改善されることにより配線接続
時にＡｔのスパイクによる拡散破壊や多結晶シリコンへ
のＡｔの侵入によるＧＡ’ｒＫ膜不良の防止、更にアモ
ルファスシリコン層破壊によるリークの防止ができ、バ
リア性の向上による安定した高品質な配線接続が可能と
なるとい５効果を有する。
、１層目のＴｉＮのクラックを２層目のＴｉｎが埋め込
みバリアとしての性能が改善されることにより配線接続
時にＡｔのスパイクによる拡散破壊や多結晶シリコンへ
のＡｔの侵入によるＧＡ’ｒＫ膜不良の防止、更にアモ
ルファスシリコン層破壊によるリークの防止ができ、バ
リア性の向上による安定した高品質な配線接続が可能と
なるとい５効果を有する。
第１図は本発明の半導体装置の一実施例を示す主要断面
図。 第２図は従来の半導体装置を示す主要断面図。 １０ １、、 ２ ０ １・・・・・・シリコン基板１
０２、２０２・・・・・・酸化膜 １０５．２０５・・・・・・Ｎ＋拡散層１０４，２０４
・・・・・・多結晶シリコン層１０５．２０５・・・・
・・アモルファスシリコン層１０６．２０６・・・・・
・Ｔｉ層 ２０９ 、１１１−・−・Ａｔ−３ｉ又はＡｔ−Ｃｕ層 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木喜三部（他１名）第１図 第２図
図。 第２図は従来の半導体装置を示す主要断面図。 １０ １、、 ２ ０ １・・・・・・シリコン基板１
０２、２０２・・・・・・酸化膜 １０５．２０５・・・・・・Ｎ＋拡散層１０４，２０４
・・・・・・多結晶シリコン層１０５．２０５・・・・
・・アモルファスシリコン層１０６．２０６・・・・・
・Ｔｉ層 ２０９ 、１１１−・−・Ａｔ−３ｉ又はＡｔ−Ｃｕ層 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木喜三部（他１名）第１図 第２図
Claims (1)
- シリコン基板あるいは、多結晶シリコン層あるいはアモ
ルファスシリコン層上に表面が酸化されたチッ化金属膜
が２層以上積層され、その上に金属配線層がある構造を
有する事を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28406090A JPH04158577A (ja) | 1990-10-22 | 1990-10-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28406090A JPH04158577A (ja) | 1990-10-22 | 1990-10-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04158577A true JPH04158577A (ja) | 1992-06-01 |
Family
ID=17673773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28406090A Pending JPH04158577A (ja) | 1990-10-22 | 1990-10-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04158577A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996017376A1 (en) * | 1994-11-29 | 1996-06-06 | Advanced Micro Devices, Inc. | Structure and method for exposing photoresist |
-
1990
- 1990-10-22 JP JP28406090A patent/JPH04158577A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996017376A1 (en) * | 1994-11-29 | 1996-06-06 | Advanced Micro Devices, Inc. | Structure and method for exposing photoresist |
| US5626967A (en) * | 1994-11-29 | 1997-05-06 | Advanced Micro Devices, Inc. | Structure and method for exposing photoresist |
| US5854132A (en) * | 1994-11-29 | 1998-12-29 | Advanced Micro Devices, Inc. | Method for exposing photoresist |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3280803B2 (ja) | 半導体装置及びその製造方法 | |
| JPH02288335A (ja) | タングステンコンタクトの製造方法および半導体デバイス | |
| JPH0529254A (ja) | 配線形成方法 | |
| JPH07211668A (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| JP3252397B2 (ja) | 配線形成方法 | |
| JP3066031B2 (ja) | 半導体装置 | |
| JPH04158577A (ja) | 半導体装置 | |
| JPH04196122A (ja) | 半導体装置の製造方法 | |
| JPS6384024A (ja) | 半導体装置の製造方法 | |
| JPH0243726A (ja) | 接続配線形成法 | |
| JP3360835B2 (ja) | 配線形成方法 | |
| JP2785482B2 (ja) | 半導体装置の製造方法 | |
| KR100220936B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP3278877B2 (ja) | 配線の形成方法 | |
| JPH0567068B2 (ja) | ||
| JP3214024B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JP2553231B2 (ja) | 半導体装置及びその製造方法 | |
| JP2821631B2 (ja) | シリサイド膜の形成方法 | |
| JP2857170B2 (ja) | 半導体装置の製造方法 | |
| JP2817209B2 (ja) | 半導体装置の製造方法 | |
| JPH05308057A (ja) | 半導体装置の製造方法 | |
| JPH05182926A (ja) | 配線形成方法 | |
| JPH04155967A (ja) | 半導体装置の製造方法 | |
| JPH05129223A (ja) | 半導体装置の製造方法 | |
| JPH08111455A (ja) | 配線形成方法 |