JPH04152601A - 積層サーミスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ この発明は積層サーミスタに関し、特にたとえば突入電
流防止用積層サーミスタに関する。

〔従来技術〕

スイッチング電源では、交流入力を直接ダイオードによ
って整流し、それを電解コンデンサで平滑化する。その
ため、スイッチング時に電解コンデンサにサージ電流が
流れ、これを突入電流という。この突入電流はたとえば
数十アンペアという大電流であり、スイッチ接点やダイ
オードの劣化を早めてしまう。この突入電流を抑制する
方法の１つとして、従来より、サーミスタの動特性を利
用するものがある。すなわち、サーミスタは常温で数Ω
〜数＋Ωの抵抗値を有し、スイッチがオンされたときこ
の抵抗値によって突入電流を抑制する。また、サーミス
タはスイッチング電源の安定状態では自己発熱し、その
抵抗値は常温の１／１０程度になるので、電力ロスなど
の支障は生じない。

このような突入電流防止用サーミスタとして、常温付近
で使用できるものとしては、Ｍｎ−Ｎｉ系、Ｍ−Ｎｉ−
Ｃｏ系またはＭｎ−Ｎｉ−Ｃｏ系などの酸化物があり、
また、８００°Ｃ前後で使用できるものとしてはＺｒ−
Ｙ系などの酸化物がある。これらのサーミスタは温度係
数が大きい上、形状や抵抗値の自由度が大きく、また安
価である等の利点を有している。

このような半導体特性を利用するサーミスタの抵抗温度
特性は以下の式で表される。

Ｒ，＝Ｒｚ　ｅｘｐ　　（（１／Ｔ＋　−１／Ｔｚ　）
Ｂ）Ｔ、、Ｔ、：　　温度（ｋ） Ｒ，、Ｒｔ　：　　温度Ｔ、、Ｔ、における抵抗値Ｂ（
ｋ）　　　：　　サーミスタ定数 この式からよく分かるように、従来のサーミスタでは、
抵抗温度特性が直線的でないため、特に低温側での抵抗
値が急激に増大してしまう。したがって、従来のサーミ
スタを突入電流防止用として用いるには、低温側での抵
抗値を低く安定化させる必要がある。そのため、従来で
は、数種類の負特性サーミスタと数種類の固定抵抗体と
を組み合わせたり、または、サーミスタ定数Ｂに制約を
設けて用いなければならない等、実用性に問題があった
。この問題を解決するために、サーミスタ定数の異なる
２種以上のサーミスタ材料を組み合わせ、シート積層で
同時焼成して得られる突入電流防止用サーミスタが提案
されている。

（発明が解決しようとする課題〕 しかし、上述のように異なる材料を組み合わせる方法で
は、それぞれの材料系の比抵抗値が太き（異なるので、
チップサイズと目標抵抗値とを合致させる設計に限界が
あった。

それゆえに、この発明の主たる目的は、低温側において
も抵抗温度特性が安定であり、しかもチップサイズおよ
び抵抗値の設計自由度を大きくできる、積層サーミスタ
を提供することである。

〔課題を解決するための手段〕

この発明は、サーミスタ定数の相対的に大きい抵抗体層
と、抵抗体層内に埋設されるとともに抵抗体層の端面に
交互に引き出された内部電極と、内部電極と導電的に接
続されるとともに抵抗体層の端面に形成された外部電極
と、抵抗体層の主面上であって外部電極間に跨がって配
置されたサーミスタ定数の相対的に小さい膜状抵抗体層
とからなることを特徴とする、積層サーミスタである。

〔作用〕

サーミスタ定数の相対的に大きい抵抗体層上にサーミス
タ定数の相対的に小さい抵抗体層をたとえば厚膜法によ
って形成し、高サーミスタ定数の抵抗体層と並列接続す
る。両抵抗体層の抵抗温度特性が合成され、その合成抵
抗温度特性は必要な温度範囲でほぼ直線にすることがで
きる。

〔発明の効果〕

この発明によれば、サーミスタ定数の相対的に小さい抵
抗層をたとえば厚膜法によって膜状に形成するので、特
に低温側における抵抗温度特性が安定化され、したがっ
て、比較的簡単に、目標チップサイズと目標抵抗値とを
合致させることができ、設計の自由度が大幅に改善され
る。したがって、従来のような固定抵抗との組み合わせ
等の使用上の煩雑さが解消されるだけでなく、より広範
囲にわたって抵抗値の調整が可能となる。

この発明の上述の目的、その他の目的、特徴および利点
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。

〔実施例〕

第１図および第２図を参照して、この実施例の突入電流
防止用の積層サーミスタ１０は、概略、サーミスタ定数
の相対的に大きい抵抗体層１２とサーミスタ定数の相対
的に小さい膜状抵抗体層２０とを含む。抵抗体層１２は
、内部電極１４の一方端面をサーミスタ基板１６の一方
端面と面一になるように配置した後、特に第２図からよ
く分かるように、内部電極１４が互い違いになるように
サーミスタ基板１６を所定枚数積層することによって形
成される。したがって、内部電極１４は抵抗体層１２内
に埋設されるとともに、抵抗体層１２の両端面に交互に
引き出されることになる。

このようにして得られる抵抗体層１２には、内部電極１
４が交互に露出する両端面から上下主面の一部にかけて
、それぞれ内部電極１４と導電的に接続される断面コ字
状の外部電極１８が形成される。

そして、抵抗体層１２の一方主面上に膜状抵抗体層２０
がたとえば印刷法によって形成される。

この膜状抵抗体層２０は２つの外部電極１８に跨がって
配置され、したがって、抵抗体１１ｉ１２と膜状抵抗体
層２０とは並列接続される。

このように、サーミスタ定数の大きい抵抗体層１２とサ
ーミスタ定数の小さい膜状抵抗体層２０とを並列接続し
、それぞれの抵抗−温度特性を調整することによって、
その合成抵抗温度係数は一定の温度範囲でほぼ直線とな
る。したがって、所望の低温領域にこの温度範囲がくる
ように調整することによって、低温側での抵抗温度特性
が安定する。

すなわち、膜状抵抗体層２０の抵抗値Ｒは、Ｒ３をシー
ト抵抗値（Ω）、ｌを長さ、そしてＷを幅とすると、以
下の式によって求められる。

Ｒ＝Ｒ３ｘＮ ここで、厚みｔを一定にすれば、Ｒ，＝ρ／ｌ＝一定と
なり、また、Ｎ　＝　１．　／　ｗで与えられる。

したがって、膜状抵抗体層２０の抵抗値Ｒは、形状比（
Ａ／Ｗ）によって決定されることがわかる。すなわち、
外部電極１８と膜状抵抗体層２０の形状および大きさ等
を調整することによって、抵抗値Ｒを広範囲に選択する
ことが可能となる。

スｊＬｌ外 まず、Ｍｎ−Ｎｉ系酸化物からなる高サーミスタ定数の
抵抗材料に、Ｍ　ｎ　ＣＯｓ　、　Ｎ　ｉＣＯｓ　。

ＣｏＣ０ｚおよびＡｌ５ｏ、を所定量秤量混合した後、
９００°Ｃで２時間仮焼して、その仮焼物にバインダ、
可塑剤および純水を加えて十分に混練してスラリを作成
した。ドクタブレード法を用いてスラリをテープキャス
ティングし、厚さ０．３鵬の高サーミスタ定数のグリー
ンテープを作成した。このグリーンテープの一方主面上
に所定間隔毎に長方形の所定面積を有する内部電極ペー
スト層１４′を塗布した。なお、この内部電極ペースト
としては、Ｐｔペーストを用いた。そして、その一方端
面に内部電極ペースト層１４′が露出しかつそれぞれ同
じ大きさとなるように、グリーンテープを切断して、複
数のグリーンテープユニット１６′を作成した。そして
、第３図図示のように、内部電極ペースト層１４′が互
い遅いになるようにグリーンテープユニット１６′を所
定枚数積層し、熱圧着してグリーンユニット１２′を得
た。このグリーンユニット１２’を１３００°Ｃで２時
間一体焼成し、第１図および第２図図示の抵抗体層１２
を得た。

その後、抵抗体層１２の両端面から上下主面の一部にか
けてＡｇ−Ｐｄペーストを焼き付けることによって外部
電極１８を形成した。この外部電極１８は所望の抵抗値
に基づいてその寸法が設定される。

そして、抵抗体層１２の一方主面上に２つの外部電極１
８に跨がるようにして低サーミスタ定数の膜状抵抗体層
２０を形成した。膜状抵抗体層２０の材料としては、温
度変化率の小さいたとえばＣｏ−Ｌｉ系酸化物とＲｕＯ
□ガラスビヒクルとを所定量混合し、３本ローラで混練
して抵抗ペーストとした。この抵抗ペーストをスクリー
ン印刷機によって所望の形状比（ｆ／ｗ）に印刷し、こ
れを乾燥した後８５０°Ｃで２時間焼成し、積層サーミ
スタ１０を得た。このようにして得られた積層サーミス
タ１０の抵抗温度特性を次表に示す。

二の表において、Ｒ−、。／□は−ｌＯ℃の抵抗値と２
５゛Ｃの抵抗値との変化割合を示し、Ｂ６０〜＋００は
６０゛Ｃ〜１００°Ｃでのサーミスタ定数値の合成値を
示す。

この表からサーミスタ定数が３３９０の単一材料からな
るもののＲ−、。／２．の値と比較しても、低温側での
抵抗温度係数が安定していることがわかる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す斜視図である。 第２図はこの実施例を示す断面図である。 第３図はこの実施例のグリーンユニットの分解斜視図で
ある。 図において、１０は積層サーミスタ、１２は抵抗体層、
１４は内部電極、１６はサーミスタ基板１８は外部電極
、２０は膜状抵抗体層を示す。 特許出願人　株式会社　村田製作所 代理人　弁理士　山　１）　義　火 弟 図 フｎ 第 ［４

Claims (1)

【特許請求の範囲】
1. 　サーミスタ定数の相対的に大きい抵抗体層と、前記抵
   抗体層内に埋設されるとともに前記抵抗体層の端面に交
   互に引き出された内部電極と、前記内部電極と導電的に
   接続されるとともに前記抵抗体層の端面に形成された外
   部電極と、前記抵抗体層の主面上であって前記外部電極
   間に跨がって配置されたサーミスタ定数の相対的に小さ
   い膜状抵抗体層とからなることを特徴とする、積層サー
   ミスタ。