JPH04152566A - スタック型ｓｒａｍ - Google Patents
スタック型ｓｒａｍInfo
- Publication number
- JPH04152566A JPH04152566A JP2276786A JP27678690A JPH04152566A JP H04152566 A JPH04152566 A JP H04152566A JP 2276786 A JP2276786 A JP 2276786A JP 27678690 A JP27678690 A JP 27678690A JP H04152566 A JPH04152566 A JP H04152566A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- film transistor
- thin film
- transistor
- impurity diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000012535 impurity Substances 0.000 claims abstract description 24
- 238000009792 diffusion process Methods 0.000 claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 239000010409 thin film Substances 0.000 claims description 27
- 239000010408 film Substances 0.000 claims description 17
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 abstract description 11
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 9
- 238000000137 annealing Methods 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052785 arsenic Inorganic materials 0.000 abstract description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052796 boron Inorganic materials 0.000 abstract description 2
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 2
- 239000011574 phosphorus Substances 0.000 abstract description 2
- 230000003449 preventive effect Effects 0.000 abstract 2
- 230000002349 favourable effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000002265 prevention Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000003405 preventing effect Effects 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- ZVWKZXLXHLZXLS-UHFFFAOYSA-N zirconium nitride Chemical compound [Zr]#N ZVWKZXLXHLZXLS-UHFFFAOYSA-N 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
以下の順序に従って本発明を説明する。
Ａ、産業上の利用分野
Ｂ１発明の概要
Ｃ１従来技術［第２図１
Ｂ１発明が解決しようとする問題点
Ｅ０問題点を解決するための手段
Ｆ１作用
Ｇ、実施例［第１図］
Ｈ１発明の効果
（Ａ、産業上の利用分野）
本発明はスタック型ＳＲＡＭ、特に各メモリセルを成す
フリップフロップの駆動トランジスタがゲート電極の少
なくとも一部を多結晶シリコンにより形成されたバルク
ＭＯＳトランジスタからなり、負荷手段が薄膜トランジ
スタからなるスタック型ＳＲＡＭに関する。
フリップフロップの駆動トランジスタがゲート電極の少
なくとも一部を多結晶シリコンにより形成されたバルク
ＭＯＳトランジスタからなり、負荷手段が薄膜トランジ
スタからなるスタック型ＳＲＡＭに関する。
（Ｂ、発明の概要）
本発明は、上記のスタック型ＳＲＡＭにおいて、
薄膜トランジスタと駆動ＭＯ５）ランジスタのゲート電
極間にオーミックコンタクトがとれなくなることを防止
するため、 薄膜トランジスタのゲート電極を不純物拡散防止性導電
膜１例えばチタンナイトライドＴｉＮにより形成したも
のである。
極間にオーミックコンタクトがとれなくなることを防止
するため、 薄膜トランジスタのゲート電極を不純物拡散防止性導電
膜１例えばチタンナイトライドＴｉＮにより形成したも
のである。
（Ｃ，従来技術）［第２図］
スタック型ＳＲＡＭとして負荷を薄膜トランジスタ（Ｔ
ＰＴ）により構成したものがある（ＳＤＭ９０−２５、
ｌＣＤ９Ｏ−３３）。第２図はそのようなスタック型Ｓ
ＲＡＭの一例を示す断面図である。
ＰＴ）により構成したものがある（ＳＤＭ９０−２５、
ｌＣＤ９Ｏ−３３）。第２図はそのようなスタック型Ｓ
ＲＡＭの一例を示す断面図である。
図面において、１はｐ型半導体基板、２は該半導体基板
ｌの表面部に形成された拡散層で、ＳＲＡＭのメモリセ
ルを成すフリップフロップの駆動トランジスタとなるＭ
Ｏ５Ｉ−ランジスタのソース／ドレイン領域を成す。３
はｎ゛型型詰結晶シリコ２層４はタングステンシリサイ
ド層で、核層３及び４により駆動ＭＯＳトランジスタの
タングステンポリサイドゲート電極５が構成される。尚
、第２図に現われているのはゲート電極５がバルクＭＯ
３）ランジスタのソース／ドレイン領域２と直接コンタ
クトしている部分であり、駆動ＭＯ３）ランジスタのゲ
ート絶縁膜は図面に現われていない、６はＳ ｉ Ｏ＊
からなる眉間絶縁膜、７は該層間絶縁膜６に形成された
ところの上記ゲート電極５の表面を露出させるコンタク
トホール、８は上記フリップフロップの負荷手段を成す
薄膜トランジスタのゲート電極で、ｐ゛型型詰結晶シリ
コンらなり、上記コンクトホール７を通してゲート電極
５と接続されている。９は該薄膜トランジスタのＳｔｏ
ｗからなるゲート絶縁膜、１０は該薄膜トランジスタの
ｐ型（又はｐ型）チャンネル領域、１１．１２は該薄膜
トランジスタのｐ゛゛ソース／ドレイン領域で、該領域
１Ｏ１１１，１２は多結晶シリコンからなる。
ｌの表面部に形成された拡散層で、ＳＲＡＭのメモリセ
ルを成すフリップフロップの駆動トランジスタとなるＭ
Ｏ５Ｉ−ランジスタのソース／ドレイン領域を成す。３
はｎ゛型型詰結晶シリコ２層４はタングステンシリサイ
ド層で、核層３及び４により駆動ＭＯＳトランジスタの
タングステンポリサイドゲート電極５が構成される。尚
、第２図に現われているのはゲート電極５がバルクＭＯ
３）ランジスタのソース／ドレイン領域２と直接コンタ
クトしている部分であり、駆動ＭＯ３）ランジスタのゲ
ート絶縁膜は図面に現われていない、６はＳ ｉ Ｏ＊
からなる眉間絶縁膜、７は該層間絶縁膜６に形成された
ところの上記ゲート電極５の表面を露出させるコンタク
トホール、８は上記フリップフロップの負荷手段を成す
薄膜トランジスタのゲート電極で、ｐ゛型型詰結晶シリ
コンらなり、上記コンクトホール７を通してゲート電極
５と接続されている。９は該薄膜トランジスタのＳｔｏ
ｗからなるゲート絶縁膜、１０は該薄膜トランジスタの
ｐ型（又はｐ型）チャンネル領域、１１．１２は該薄膜
トランジスタのｐ゛゛ソース／ドレイン領域で、該領域
１Ｏ１１１，１２は多結晶シリコンからなる。
（Ｄ、発明が解決しようとする問題点）ところで、第２
図に示すような従来のスタック型ＳＲＡＭには、アニー
ル工程でポリサイドからなるゲート電極５のｎ４型多結
晶シリコン膜３中のｎ型不純物が上側へ拡散しタングス
テンシリサイド膜４を経て薄膜トランジスタのゲート電
極８に達し、その結果該ゲート電極８中にｐ ４ ｎ接
合が形成されることがあるという問題があった。
図に示すような従来のスタック型ＳＲＡＭには、アニー
ル工程でポリサイドからなるゲート電極５のｎ４型多結
晶シリコン膜３中のｎ型不純物が上側へ拡散しタングス
テンシリサイド膜４を経て薄膜トランジスタのゲート電
極８に達し、その結果該ゲート電極８中にｐ ４ ｎ接
合が形成されることがあるという問題があった。
元来、ゲート電極５とゲート電極８との間にはあくまで
良好なオーミックコンタクトをとる必要があるので、こ
の問題は看過できなかづた。
良好なオーミックコンタクトをとる必要があるので、こ
の問題は看過できなかづた。
本発明はこのような問題点を解決すべく為されたもので
あり、駆動ＭＯＳ）ランジスタのゲート電極の多結晶シ
リコン中の導電型不純物が負荷手段を成す薄膜トランジ
スタのゲート電極中に拡散してゲート電極間にオーミッ
クコンタクトが形成されなくなることを防止することを
目的とする。
あり、駆動ＭＯＳ）ランジスタのゲート電極の多結晶シ
リコン中の導電型不純物が負荷手段を成す薄膜トランジ
スタのゲート電極中に拡散してゲート電極間にオーミッ
クコンタクトが形成されなくなることを防止することを
目的とする。
（Ｅ、問題点を解決するための手段）
本発明スタック型ＳＲＡＭは上記問題点を解決するため
、薄膜トランジスタのゲート電極を不純物拡散防止性導
電膜、例えばチタンナイトライドＴｉＨにより形成した
ことを特徴とする。
、薄膜トランジスタのゲート電極を不純物拡散防止性導
電膜、例えばチタンナイトライドＴｉＨにより形成した
ことを特徴とする。
（Ｆ、作用）
本発明スタック型ＳＲＡＭによれば、薄膜トランジスタ
のゲート電極が不純物拡散防止性導電膜からなるので、
アニール工程において駆動ＭＯＳトランジスタのゲート
電極を成す多結晶シリコン中の導電型不純物が薄膜トラ
ンジスタのゲート電極中に拡散する虞れがない。
のゲート電極が不純物拡散防止性導電膜からなるので、
アニール工程において駆動ＭＯＳトランジスタのゲート
電極を成す多結晶シリコン中の導電型不純物が薄膜トラ
ンジスタのゲート電極中に拡散する虞れがない。
従って、薄膜トランジスタのゲート電極中にｐｎ接合が
できる虞れがなくなり、該ゲート電極と駆動ＭＯＳ）−
ランジスタのゲート電極とを良好にオーミンクコンタク
トさせることができる。
できる虞れがなくなり、該ゲート電極と駆動ＭＯＳ）−
ランジスタのゲート電極とを良好にオーミンクコンタク
トさせることができる。
（Ｇ、実施例）［第１図Ｊ
以下、本発明スタック型ＳＲＡＭを図示実施例に従って
詳細に説明する。
詳細に説明する。
第１図は本発明スタック型ＳＲＡＭの一つの実施例を示
す断面図である。
す断面図である。
本スタック型ＳＲＡＭは、第２図に示すスタック型ＳＲ
ＡＭとは、薄膜トランジスタのゲート電極が不純物拡散
防止性導電膜、具体的にはチタンナイトライドからなる
という点で相違するが、それ以外の点では共通し、この
共通点については既に説明済みなので、第１図に第２図
に用いたと同じ符号を用いて図示するにとどめて詳細な
説明を省略し、相違する特徴点についてのみ説明する。
ＡＭとは、薄膜トランジスタのゲート電極が不純物拡散
防止性導電膜、具体的にはチタンナイトライドからなる
という点で相違するが、それ以外の点では共通し、この
共通点については既に説明済みなので、第１図に第２図
に用いたと同じ符号を用いて図示するにとどめて詳細な
説明を省略し、相違する特徴点についてのみ説明する。
８ａは薄膜トランジスタのゲート電極で、チタンナイト
ライドＴｉＮからなる。該チタンナイトライドＴｉＮは
リンあるいはボロン、砒素等の導電型不純物の拡散を阻
む不純物拡散防止性を有するので、アニール工程があっ
てもポリサイドからなるところの駆動ＭＯＳトランジス
タのゲート電極５の多結晶シリコン層３中のｎ型不純物
が薄膜トランジスタのゲート電極８ａ中に拡散する虞れ
が全くない。
ライドＴｉＮからなる。該チタンナイトライドＴｉＮは
リンあるいはボロン、砒素等の導電型不純物の拡散を阻
む不純物拡散防止性を有するので、アニール工程があっ
てもポリサイドからなるところの駆動ＭＯＳトランジス
タのゲート電極５の多結晶シリコン層３中のｎ型不純物
が薄膜トランジスタのゲート電極８ａ中に拡散する虞れ
が全くない。
従って、該多結晶シリコン層３中のｎ型不純物がゲート
電極８ａ中に拡散してそこにｐｎ接合が生じてオーミッ
クコンタクトがとれなくなるという虞れが全くない。依
って、ゲート電極５とゲート電極８ａとの間に良好なオ
ーミックコンタクトをとることができるようにすること
ができる。
電極８ａ中に拡散してそこにｐｎ接合が生じてオーミッ
クコンタクトがとれなくなるという虞れが全くない。依
って、ゲート電極５とゲート電極８ａとの間に良好なオ
ーミックコンタクトをとることができるようにすること
ができる。
また、チタンナイトライドＴｉＮはｐ型多結晶シリコン
と仕事関数がほとんど同じなので、ゲート電極としてチ
タンナイトライドＴｉＮを用いてもゲート電極としてｐ
型多結晶シリコンを用いた場合と略同じ特性が得られ、
しきい値電圧も例えば０．６ｖというような妥当な値に
することができる。また、ゲート絶縁膜９と反応するこ
ともない、従って、ゲート電極としてチタンナイトライ
ドＴｉＮを用いたとしても全く問題は生じない。
と仕事関数がほとんど同じなので、ゲート電極としてチ
タンナイトライドＴｉＮを用いてもゲート電極としてｐ
型多結晶シリコンを用いた場合と略同じ特性が得られ、
しきい値電圧も例えば０．６ｖというような妥当な値に
することができる。また、ゲート絶縁膜９と反応するこ
ともない、従って、ゲート電極としてチタンナイトライ
ドＴｉＮを用いたとしても全く問題は生じない。
尚、不純物拡散防止性、導電性を有し、ゲート絶縁膜と
の反応性を持たなければ、薄膜トランジスタのゲート電
極材料としてチタンナイトライドＴｉＮを用いることは
不可欠ではな（、他の不純物拡散防止性導電膜、例えば
ジルコニウムナイトライドＺｒＮを用いても良い。
の反応性を持たなければ、薄膜トランジスタのゲート電
極材料としてチタンナイトライドＴｉＮを用いることは
不可欠ではな（、他の不純物拡散防止性導電膜、例えば
ジルコニウムナイトライドＺｒＮを用いても良い。
また、本実施例においては、薄膜トランジスタのゲート
電極がゲート絶縁膜を介してチャンネル、ソース／ドレ
イン領域の下側に形成されていたが、しかし、本発明は
薄膜トランジスタのゲート電極がゲート絶縁膜を介して
チャンネル、ソース／ドレイン領域の上側に形成された
構造のものにも適用できることはいうまでもない。
電極がゲート絶縁膜を介してチャンネル、ソース／ドレ
イン領域の下側に形成されていたが、しかし、本発明は
薄膜トランジスタのゲート電極がゲート絶縁膜を介して
チャンネル、ソース／ドレイン領域の上側に形成された
構造のものにも適用できることはいうまでもない。
（■］１発明の効果）
以上に述べたように、本発明スタック型Ｓ ＲＡＭは、
各メモリセルな成すフリップフロップの駆動トランジス
タがゲート電極の少なくとも一部を多結晶シリコンによ
り形成されたバルクＭＯＳトランジスタからなり、負荷
手段が薄膜トランジスタからなるスタック型ＳＲＡＭに
おいて、上記薄膜トランジスタのゲート電極を導電型不
純物の拡散を防止する不純物拡散防止性導電膜により形
成したことを特徴とするものである。
各メモリセルな成すフリップフロップの駆動トランジス
タがゲート電極の少なくとも一部を多結晶シリコンによ
り形成されたバルクＭＯＳトランジスタからなり、負荷
手段が薄膜トランジスタからなるスタック型ＳＲＡＭに
おいて、上記薄膜トランジスタのゲート電極を導電型不
純物の拡散を防止する不純物拡散防止性導電膜により形
成したことを特徴とするものである。
従って、本発明スタック型ＳＲＡＭによれば、薄膜トラ
ンジスタのゲート電極が不純物拡散防止性導電膜からな
るので、アニール工程において駆動ＭＯＳトランジスタ
のゲート電極を成す多結晶シリコン中の導電型不純物が
薄膜トランジスタのゲート電極中に拡散する虞れがない
。
ンジスタのゲート電極が不純物拡散防止性導電膜からな
るので、アニール工程において駆動ＭＯＳトランジスタ
のゲート電極を成す多結晶シリコン中の導電型不純物が
薄膜トランジスタのゲート電極中に拡散する虞れがない
。
依って、薄膜トランジスタのゲート電極中にｐｎ接合が
できる虞れがなくなり、該ゲート電極と駆動ＭＯ３）ラ
ンジスタのゲート電極とを良好にオーミックコンタクト
させることができる。
できる虞れがなくなり、該ゲート電極と駆動ＭＯ３）ラ
ンジスタのゲート電極とを良好にオーミックコンタクト
させることができる。
第１図は本発明スタック型ＳＲＡＭの一つの実施例を示
す断面図、第２図はスタック型ＳＲＡＭの従来例を示す
断面図である。 符号の説明 ５・・・ポリサイドゲート電極、 ８ａ・・・不純物拡散防止性導電膜。
す断面図、第２図はスタック型ＳＲＡＭの従来例を示す
断面図である。 符号の説明 ５・・・ポリサイドゲート電極、 ８ａ・・・不純物拡散防止性導電膜。
Claims (1)
- （１）各メモリセルを成すフリップフロップの駆動トラ
ンジスタがゲート電極の少なくとも一部を多結晶シリコ
ンにより形成されたバルクＭＯＳトランジスタからなり
、負荷手段が薄膜トランジスタからなるスタック型ＳＲ
ＡＭにおいて、 上記薄膜トランジスタのゲート電極を導電型不純物の拡
散を防止する不純物拡散防止性導電膜により形成した ことを特徴とするスタック型ＳＲＡＭ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02276786A JP3089657B2 (ja) | 1990-10-16 | 1990-10-16 | スタック型ｓｒａｍ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02276786A JP3089657B2 (ja) | 1990-10-16 | 1990-10-16 | スタック型ｓｒａｍ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04152566A true JPH04152566A (ja) | 1992-05-26 |
| JP3089657B2 JP3089657B2 (ja) | 2000-09-18 |
Family
ID=17574356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02276786A Expired - Fee Related JP3089657B2 (ja) | 1990-10-16 | 1990-10-16 | スタック型ｓｒａｍ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3089657B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5625231A (en) * | 1995-03-10 | 1997-04-29 | Advanced Micro Devices, Inc. | Low cost solution to high aspect ratio contact/via adhesion layer application for deep sub-half micrometer back-end-of line technology |
| US5721163A (en) * | 1996-06-10 | 1998-02-24 | Chartered Semiconductor Manufacturing Pte, Ltd. | Method of manufacture of thin film transistor SRAM device with a titanium nitride or silicide gate |
| US6271542B1 (en) * | 1997-12-08 | 2001-08-07 | International Business Machines Corporation | Merged logic and memory combining thin film and bulk Si transistors |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101966705B1 (ko) * | 2017-02-08 | 2019-04-08 | 김종원 | 가림판 장착용 싱크대 다리 |
-
1990
- 1990-10-16 JP JP02276786A patent/JP3089657B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5625231A (en) * | 1995-03-10 | 1997-04-29 | Advanced Micro Devices, Inc. | Low cost solution to high aspect ratio contact/via adhesion layer application for deep sub-half micrometer back-end-of line technology |
| US5721163A (en) * | 1996-06-10 | 1998-02-24 | Chartered Semiconductor Manufacturing Pte, Ltd. | Method of manufacture of thin film transistor SRAM device with a titanium nitride or silicide gate |
| US6271542B1 (en) * | 1997-12-08 | 2001-08-07 | International Business Machines Corporation | Merged logic and memory combining thin film and bulk Si transistors |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3089657B2 (ja) | 2000-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04147629A (ja) | 半導体装置およびその製造方法 | |
| JPS59201461A (ja) | 読み出し専用半導体記憶装置およびその製造方法 | |
| US4990998A (en) | Semiconductor device to prevent out-diffusion of impurities from one conductor layer to another | |
| US5079611A (en) | Semiconductor integrated circuit device and process for fabricating the same | |
| JPS62174968A (ja) | 半導体装置 | |
| JPH04152566A (ja) | スタック型ｓｒａｍ | |
| JPH01264257A (ja) | 半導体装置 | |
| JPH0279462A (ja) | 半導体記憶装置 | |
| JPH02155273A (ja) | Ｍｏｓ電界効果トランジスタ | |
| JPH01143350A (ja) | 半導体記憶装置 | |
| JPS61274366A (ja) | 高耐圧半導体装置 | |
| JPH0360068A (ja) | 半導体メモリ装置 | |
| KR100265677B1 (ko) | 반도체 장치 및 그의 제조 공정 | |
| JPH0417366A (ja) | スタティックｒａｍ | |
| JPS63131565A (ja) | 半導体装置 | |
| JP2508156B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6329573A (ja) | 半導体集積回路装置 | |
| JPH1117028A (ja) | 半導体記憶装置 | |
| JPS6043863A (ja) | 半導体装置 | |
| JPH0341762A (ja) | 半導体装置 | |
| KR930017097A (ko) | 반도체 장치 및 그 제조방법 | |
| JPH0210733A (ja) | 半導体装置 | |
| JPH02194653A (ja) | Ｍｉｓ形トランジスタ | |
| JP2001358088A (ja) | 半導体装置 | |
| JPS6267836A (ja) | 半導体集積回路装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |