JPH04152528A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04152528A
JPH04152528A JP27707790A JP27707790A JPH04152528A JP H04152528 A JPH04152528 A JP H04152528A JP 27707790 A JP27707790 A JP 27707790A JP 27707790 A JP27707790 A JP 27707790A JP H04152528 A JPH04152528 A JP H04152528A
Authority
JP
Japan
Prior art keywords
film
alloy
semiconductor device
aluminum
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27707790A
Other languages
English (en)
Inventor
Kenji Nakamura
謙二 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP27707790A priority Critical patent/JPH04152528A/ja
Publication of JPH04152528A publication Critical patent/JPH04152528A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に係り、特に、信軌性
の高い配線及び/又は電極を形成可能な半導体装置の製
造方法に関する。
〔従来の技術〕
従来、半導体装置の配線には、ソース・ドレインとのコ
ンタクト部に/lが拡散することを防止するために、A
lにSiを添加したAl−3!合金や、Alfiもしく
は、AN−3!合金に、ストレスマイグレーション エ
レクトロマイグレーションが発生することを防止する目
的で、少量の、Cuを添加したAl−Cu合金、或いは
Al−3i−Cu合金が用いられていた。
しかしながら、Alに前記Si、Cu等の合金元素が導
入されたAl−3!合金、Al−Cu合金及びAl−3
i−Cu合金を用いて、反応性イオンエツチング(RI
E)により配線を形成した場合、配線としての信顛性に
は優れているが、エツチング部分にSiやCuの化合物
が残留し、配線相互間の短絡や半導体装置の耐久性の劣
化を生じる、配線の加工が困難である、等の問題があっ
た。
特に、Al−3i−Cu合金に対してCZ、を含む反応
性ガスを用いてRIEを行った場合、Al、Si及びC
uはそれぞれ AI!、+3 C/!−→Alfi(1!。
Si+4C/!−→5iC1,a 2 Cu + 2 Ci −→Cu z C42tの反
応により、反応生成物として、AlC1x。
S tCL 、CuzCl、を生じる。これら反応生成
物のAlCl3  (100°C/1mmHg)及び5
iCf!4は、蒸気圧が低く、気化し易いのでAl及び
Siについてはドライエツチングが可能となるが、Cu
2Cj!!は、蒸気圧が高<(546°C/ 1 m 
m Hg )そのためエツチング後も気化せずに半導体
基板上に残留する。この残留物はCUを含んでいるため
、配線相互間の短絡を生じさせるばかりでなく、C2□
をも含んでいるため半導体装置を長期使用していると、
腐食が発生して半導体装置の性能を著しく低下させたり
、半導体装置の故障を引き起こす原因となっていた。
そこで、このような問題を解決するため、特開昭59−
132622号に開示されているように、Al単体もし
くはAl−Si合金のいずれかからなる金属膜を半導体
基板上に形成した後、当該金属膜に選択的にCuをイオ
ン注入し、その後プラズマエツチング装置に装入してC
F、ガスの放電により、前記Cuイオンを注入した部分
の表面を選択的にAlF、に改質し、次いで、フォトレ
ジストを設けずに、前記A j! F z膜をマスクに
してRIEを行うことで、半導体基板表面にCuを残留
することなく配線を形成することができる従来例が存在
する。
【発明が解決しようとする課題〕
しかしながら、前記従来例は、フォトレジストを設けず
、AlFt膜をマスクにしてRIEを行っているため、
特に塩素系ガスを用いてRlEを行うと、フォトレジス
トの分解物によるAl膜への側壁保護膜形成がないため
、AAFt膜下へのサイドエッチ量が大きくなり、配線
の寸法安定性が悪くなるという課題があった。
また、前記サイドエッチ量が大きくなると、RlE後の
配線の断面形状が逆テーバ状になり易く、平坦化が困難
となり、特に多層配線形成を行う際には問題となってい
た。
そして、AIF、膜を形成するための工程が追加される
ため、生産性が劣り、コストもかかるという課題もあっ
た。
そこで、本発明は、このような課題を解決するためにな
されたものであり、Si、Cu等の合金元素の残留を生
じることなく、簡略化された工程で、Al合金膜の寸法
安定性、信軽性、平坦性に優れた半導体装置の製造方法
を提供することを目的とするものである。
[課題を解決するための手段〕 この目的を達成するために本発明は、半導体基板上に絶
縁膜を介してA[合金膜を形成する工程を有する半導体
装置の製造方法において、前記絶縁膜上にAl膜を形成
する工程と、前記Al膜をフォトレジストを用いてパタ
ーニングする工程と、次いで、パターニングされたAl
膜に合金元素を導入して当該Al膜を合金化する工程と
、を有する半導体装置の製造方法であることを特徴とす
るものである。
〔作用〕
この発明に係わる半導体装置の製造方法によれば、フォ
トレジストを用いてパターニングされる/l膜には、合
金元素が添加されていないため、前記パターニングの際
に行うRIEにより、半導体基板上に合金元素が残留す
ることはない。このため、合金元素の残留により生じて
いた、配線相互間の短絡、半導体装置の耐久性の劣化、
配線の加工性の低下等の問題を生じることがない。また
、フォトレジストを使用してAl膜を選択的にエツチン
グするため、エツチングの際にAl膜の側壁にフォトレ
ジストの分解物による保護膜が形成され、/l膜のサイ
ドエッチ量を一定にすることができる。このため、A2
合金配線の寸法安定性を確保することができ、さらに、
前記配線の形状が従来のように逆テーパ状になることが
ないため、半導体装置の平坦化が容易となる。
そして、へ〇膜表面をAlF、に改質する必要がないた
め、従来の方法より配線形成のための工程を簡略化する
こともできる。
この結果、半導体基板上に合金元素の残留を生じること
なく、簡略化された工程で、寸法安定性。
信軌性、平坦性に優れた半導体装置を提供することがで
きる。
〔実施例〕
次に本発明の実施例について、図面に基づいて説明する
第1図は、本発明に係る半導体装置の製造工程を示す断
面図である。
第1図(1)に示す工程では、ウェハ1上に絶縁膜とし
てSiO,2を形成し、コンタクト孔を開口した後、A
l膜3をスパッタ法により1μm程度の厚さに形成した
。この時、SiO第2を5000人〜10000人の範
囲内で形成することで、後に示す第1図(4)の工程で
St、Cuをイオン注入する際、前記5iOz2がマス
クとなり、レジスト膜を形成しなくてもウェハ1にSi
、Cuがイオン注入されることを防ぐことができ、レジ
スト膜形成のための工程を簡略化することができる。
次に、第1図(2)に示す工程では、第1図(1)に示
す工程で得たAl膜3の上に、フォトレジストを塗布し
、選択的にマスク4を形成した。
次いで、第1図(3)に示す工程では、第1図(2)に
示す工程で得たウェハ1上のマスク4領域以外のAl膜
3をRIEによりエツチング除去し、Al配線を形成し
た。この時、マスク4を形成しているフォトレジストの
分解物がAl膜3の側壁に保護膜を形成する。このため
、Aj2膜3のサイドエッチ量を一定に保つことができ
、Al配線の形状が逆テーパ状になることが無いので、
半導体装置の平坦化が容易となる。また、配線の寸法安
定性を確保することができる。尚、エツチングは、塩素
系ガスを用い、出力1.5W/c曹”、cz!流量20
sccm、BCj!s流量20sccm、He流量13
00sccm、圧力130paの条件で240秒間行っ
た。
次に、第1図(4)に示す工程では、第1図(3)に示
す工程で得たウェハ表面に、/l膜3に対して1%のS
tと1%のCuを含有することを目的として、Si、C
uを共にドーズ量6 X 10 Iffcva”エネル
ギー200KeVでイオン注入し、AlS−Cu合金5
からなる配線を形成した。
尚、この後、第1図(1)ないしく4)に示す工程を繰
り返すことで、多層配線構造を有する半導体装置を得る
ことができる。
本実施例では、第1図(4)に示す工程で、合金元素と
して、SiとCuをイオン注入したが、これに限らず、
Si、Cuを単独で注入して、AP−Si合金、Al−
Cu合金からなる配線を形成しても良い。また、この他
、Ti、Pb等の合金元素を注入しても良(、またこれ
らを混合して注入しても良い。
そして、AIMに対して1%のStと1%のCUを含有
するAl−3i−Cu合金を形成したが、合金元素のA
l膜に対する含有量は、所望により0.1〜5.0%の
範囲内で任意に決定して良い。
また、第1図(4)に示す工程では、第1図(3)に示
す工程で得たウェハ表面に直接合金元素をイオン注入し
たが、合金元素がウェハ1にイオン注入されることを防
ぐ目的で、第1図(3)に示す工程で得たウェハ表面に
レジスト膜を塗布し、その後、Al膜3の表面が前記レ
ジスト膜から露出するまで、エッチバックし、次いで、
合金元素をイオン注入しても良い。そしてまた、前記レ
ジストとして、Sin、膜をSOG法で塗布することで
、ウェハ1へ合金元素がイオン注入されることを防止す
ると同時に半導体装置の平坦化を行うこともできる。
本実施例では、第1図(1)に示す工程で、Al膜を形
成したが、当該Al膜に後の工程でエツチングする際に
合金元素が残留しない程度に、予め合金元素を導入して
おくことを妨げるものではない。
〔発明の効果〕
以上説明したように本発明に係わる半導体装置の製造方
法によれば、半導体基板の絶縁股上にAl膜を形成し、
このAl膜をフォトレジストを用いてバターニングした
後に、当該Al配線に合金元素を導入して、前記配線を
Alと合金元素との合金に改質することで、当該合金兄
事が半導体基板上に残留することなく、簡略化された工
程で、寸法安定性、信顛性、平坦性に優れた半導体装置
を製造することができる。
【図面の簡単な説明】
第1図は、本発明に係る半導体装置の製造工程を示す断
面図である。 図中、1はウェハ、2は5iOz、3はAl膜、4はマ
スク、5はAl−3i−Cu合金膜を示す。

Claims (1)

    【特許請求の範囲】
  1. (1)半導体基板上に絶縁膜を介してAl合金膜を形成
    する工程を有する半導体装置の製造方法において、前記
    絶縁膜上にAl膜を形成する工程と、前記Al膜をフォ
    トレジストを用いてパターニングする工程と、次いで、
    パターニングされたAl膜に合金元素を導入して当該A
    l膜を合金化する工程と、を有することを特徴とする半
    導体装置の製造方法。
JP27707790A 1990-10-16 1990-10-16 半導体装置の製造方法 Pending JPH04152528A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27707790A JPH04152528A (ja) 1990-10-16 1990-10-16 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27707790A JPH04152528A (ja) 1990-10-16 1990-10-16 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04152528A true JPH04152528A (ja) 1992-05-26

Family

ID=17578458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27707790A Pending JPH04152528A (ja) 1990-10-16 1990-10-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04152528A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100452383C (zh) * 2004-01-17 2009-01-14 上海华虹Nec电子有限公司 在铝配线工艺中使用的半导体器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100452383C (zh) * 2004-01-17 2009-01-14 上海华虹Nec电子有限公司 在铝配线工艺中使用的半导体器件

Similar Documents

Publication Publication Date Title
US4267012A (en) Process for patterning metal connections on a semiconductor structure by using a tungsten-titanium etch resistant layer
US5369053A (en) Method for patterning aluminum metallizations
JP3170791B2 (ja) Al系材料膜のエッチング方法
JPH03204928A (ja) コンタクトホール形成方形
US5741742A (en) Formation of aluminum-alloy pattern
JPH07201986A (ja) 半導体装置の製造方法
JP2821623B2 (ja) 半導体装置の製造方法
JPH04152528A (ja) 半導体装置の製造方法
JPH07230993A (ja) 半導体装置の配線の形成方法
US6103633A (en) Method for cleaning metal precipitates in semiconductor processes
JPH03200330A (ja) 半導体装置の製造方法
JPH1064916A (ja) 半導体素子の金属配線製造方法
JPH11238732A (ja) 配線構造およびボンディングパッド開口の形成法
JPH05121378A (ja) 半導体装置の製造方法
JP3301466B2 (ja) 半導体装置の製造方法
JPH07201826A (ja) ドライエッチング方法
JPS6197826A (ja) 半導体装置の製造方法
JPH11145282A (ja) エッチング方法
JPH0334319A (ja) 半導体装置の製造方法
JPS59210644A (ja) 半導体装置の製造方法
KR100265990B1 (ko) 반도체장치의 금속배선 형성방법
JPH07221110A (ja) 半導体装置の配線構造とその製造方法
JPH04150034A (ja) 半導体装置の製造方法
JPH05144948A (ja) 化学的気相成長法における前処理方法
JPH09115906A (ja) 半導体装置の製造方法