CN100452383C - 在铝配线工艺中使用的半导体器件 - Google Patents

在铝配线工艺中使用的半导体器件 Download PDF

Info

Publication number
CN100452383C
CN100452383C CNB2004100159211A CN200410015921A CN100452383C CN 100452383 C CN100452383 C CN 100452383C CN B2004100159211 A CNB2004100159211 A CN B2004100159211A CN 200410015921 A CN200410015921 A CN 200410015921A CN 100452383 C CN100452383 C CN 100452383C
Authority
CN
China
Prior art keywords
semiconductor device
aluminum wiring
technology
distribution line
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100159211A
Other languages
English (en)
Other versions
CN1641870A (zh
Inventor
戴韫青
颜晓艳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CNB2004100159211A priority Critical patent/CN100452383C/zh
Publication of CN1641870A publication Critical patent/CN1641870A/zh
Application granted granted Critical
Publication of CN100452383C publication Critical patent/CN100452383C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明公开了一种在铝配线工艺中使用的半导体器件，由内框和外框组成，内框为具有一定形状的光刻胶，外框为狭缝槽。本发明能够准确的进行光刻套刻图形定位精度的测量。

Description

在铝配线工艺中使用的半导体器件
技术领域
本发明涉及半导体集成电路制造工艺领域，特别是涉及一种在铝配线工艺中使用的半导体器件。
背景技术
在芯片制造过程中，通常要通过多层光刻工艺才能完成整个制造过程。此时如何检验下层与上层光刻图形位置的对准是否符合要求成为至关重要的一步，即光刻后的测量工艺(通称套刻精度测量工艺)。目前使用的传统测量图形称为Boxmark(套刻盒记号)，该记号由内框和外框两个正方形组成，内框边长10μm，外框边长20μm。外框由需要被对准的下层光刻工程制成，而内框由当前层光刻工程制成。套刻精度测定机通过显微镜图像得出的波形测出内外框的坐标及大小，并通过比较左右边框的坐标差来算出X方向和Y方向的套刻偏移量，最后通过该偏移量与制品所要求的规格进行比较，就可以判断出这两层光刻之间的对准是否符合要求。它在测定机的光学显微镜下得到的图像及测量用波形如图1所示。从图上可以看出测量用的波形由于记号边框的明暗不同而显示出明显的波峰及波谷，并且与记号的内外框一一对应，这样的波形是非常便于测量的。
但是，在铝配线工程就会发生问题。目前在铝配线成膜前，业界一般采用W-ETCHBACK(钨反刻工艺)和W-CMP工艺(钨化学机械抛光工艺)来进行W(钨)平坦化。不同工艺构成的套刻盒记号断面结构示意图见图2、3。由于铝本身的晶粒较其它物质(如：氧化硅，氮化硅，多晶硅等)要大得多，以上两种工艺下的套刻盒记号在测定机的光学显微镜下得到的图像及测量用波形非常杂乱，波峰波谷无法与记号内外框一一对应，这样就会导致误测定多发，造成时间上和材料上的浪费并严重阻碍生产的正常进行。
发明内容
本发明要解决的技术问题是，提供一种在铝配线工艺中使用的半导体器件，能够精确测量多层光刻套刻图形之间对准精度。
为解决上述技术问题，本发明的在铝配线工艺中使用的半导体器件，由内框和外框组成，内框为具有一定形状的光刻胶，其中，外框为狭缝槽；所述狭缝槽的宽度为1～5μm。
由于采用上述技术方案本发明的在铝配线工艺中使用的半导体器件能够准确的进行光刻套刻图形定位精度的测量。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是现有工艺构成的套刻盒记号在光学显微镜下得到的图像及测量用波形；
图2是现有工艺经过W-ETCHBACK工艺构成的套刻盒记号断面结构示意图；
图3是现有工艺经过W-CMP工艺构成的套刻盒记号断面结构示意图；
图4A是本发明第一实施例经过W-ETCHBACK工艺后的断面结构示意图；
图4a是如图4A的实施例在光学显微镜下的光显照片及波形图；
图4B是如图4A的实施例经过W-CMP工艺后的断面结构示意图；
图4b是如图4B的实施例在光学显微镜下的光显照片及波形图；
图5A是本发明第二实施例经过W-ETCHBACK工艺后的断面结构示意图；
图5a是如图5A的实施例在光学显微镜下的光显照片及波形图；
图5B是如图5A的实施例经过W-CMP工艺后的断面结构示意图；
图5b是如图5B的实施例在光学显微镜下的光显照片及波形图；
图6A是本发明第三实施例经过W-ETCHBACK工艺后的断面结构示意图；
图6a是如图6A的实施例在光学显微镜下的光显照片及波形图；
图6B是如图6A的实施例经过W-CMP工艺后的断面结构示意图；
图6b是如图6B的实施例在光学显微镜下的光显照片及波形图；
图7是对应第一实施例对应的版图设计图；
图8是对应第二实施例对应的版图设计图；
图9是对应第三实施例对应的版图设计图。
具体实施方式
如图4A所示，本发明在铝配线工艺中使用的半导体器件，具有衬底1，其上淀积有层间膜2，层间膜2通过光刻工艺在其上形成接触孔。形成接触孔后，通过钨反刻工艺进行钨的平坦化，并最终在上述接触孔的内侧各形成一个钨侧墙3。层间膜2及接触孔的上方形成铝配线4，在铝配线膜4上通过光刻工艺在对应上述接触孔处形成宽度为1～5μm的狭缝槽，狭缝槽为一个正方形的框，作为本发明的外框，内框为光刻胶，相对边的距离为20μm。铝配线4上还涂覆有光刻胶5，光刻胶5的大小为40um*40μm的方形，其中间部分去掉10μm*10μm的光刻胶。此种版图设计的图形如图7所示，其中狭缝槽的宽度d为1～5μm，前层光刻图形形成的狭缝槽间的距离为20μm。上述方式形成的半导体器件在光学显檄镜下得到的光显照片及波形如图4a所示。
图4B中最上层光刻胶5的形状与在图4A中所示的相同，其不同之处是在于在形成接触孔后，通过钨化学机械抛光工艺进行钨的平坦化，在接触孔内形成“凹”字形的钨层3，在铝配线4上同样形成1～5μm的狭缝槽。此种版图设计的图形同样如图7所示。上述方式形成的半导体器件在光学显微镜下得到的光显照片及波形如图4b所示。
图5A及图5B是第二实施例的在铝配线工艺中使用的半导体器件的断面示意图。这两个之间的区别在于对其中的钨平坦化分别采用钨反刻工艺及钨化学机械抛光工艺。层间膜2及接触孔的上方形成铝配线4，在铝配线膜4上通过光刻工艺在对应上述接触孔处形成宽度为1～5μm的狭缝槽，狭缝槽为一个正方形的框，相对边的距离为20μm。铝配线4上的光刻胶形状为一正方形，大小为10μm*10μm。此种版图设计的图形如图8所示，其中狭缝槽的宽度d为1～5μm，前层光刻图形形成的狭缝间的距离为20μm。上述方式得到的半导体器件在光学显微镜下得到的光显照片及波形分别如图5a及5b所示。
图6A及图6B是另外第三实施例的在铝配线工艺中使用的半导体器件的断面示意图。这两个之间的区别在于对其中的钨平坦化分别采用钨反刻工艺及钨化学机械抛光工艺。层间模2及接触孔的上方形成铝配线4，在铝配线膜4上通过光刻工艺在对应上述接触孔处形成宽度为1～5μm的狭缝槽，狭缝槽为一个两两相对的四条边(外框由四条狭缝槽组成，该四条狭缝槽分别位于所述内框上、下、左、右位置，对称设置)，且相对边的距离为20μm，而狭缝槽的长度为14μm。铝配线上的光刻胶5形状相交的宽16μm的十字形状，中间去除掉一个大小为10μm*10μm的正方形。此种版图设计的图形如图9所示，其中狭缝槽的宽度d为1～5μm。上述方式得到的半导体器件在光学显微镜下得到的光显照片及波形分别如图6a及6b所示。
综上所述，根据本发明形成的半导体器件，在测定机的光学显微镜下能得到上下左右对称且清晰的“W”字或“V”字形的外框波形，这样就非常便于测量，解决了误测定的问题。

Claims (6)

1、一种在铝配线工艺中使用的半导体器件，由内框和外框组成，内框为具有一定形状的光刻胶，其特征在于：外框为狭缝槽；所述狭缝槽的宽度为1～5μm。
2、如权利要求1所述的在铝配线工艺中使用的半导体器件，其特征在于：所述光刻胶的形状为中心是正方形空心的方形。
3、如权利要求1所述的在铝配线工艺中使用的半导体器件，其特征在于：所述光刻胶的形状为正方形。
4、如权利要求1所述的在铝配线工艺中使用的半导体器件，其特征在于：所述光刻胶的形状为中心是正方形空心的十字形。
5、如权利要求1-3任何一项所述的在铝配线工艺中使用的半导体器件，其特征在于：所述狭缝槽为正方形。
6、如权利要求1或4所述的在铝配线工艺中使用的半导体器件，其特征在于：所述外框由四条狭缝槽组成，该四条狭缝槽分别位于所述内框上、下、左、右位置，对称设置。
CNB2004100159211A 2004-01-17 2004-01-17 在铝配线工艺中使用的半导体器件 Expired - Fee Related CN100452383C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004100159211A CN100452383C (zh) 2004-01-17 2004-01-17 在铝配线工艺中使用的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100159211A CN100452383C (zh) 2004-01-17 2004-01-17 在铝配线工艺中使用的半导体器件

Publications (2)

Publication Number Publication Date
CN1641870A CN1641870A (zh) 2005-07-20
CN100452383C true CN100452383C (zh) 2009-01-14

Family

ID=34868143

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100159211A Expired - Fee Related CN100452383C (zh) 2004-01-17 2004-01-17 在铝配线工艺中使用的半导体器件

Country Status (1)

Country Link
CN (1) CN100452383C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101661224B (zh) * 2008-08-29 2011-03-23 上海华虹Nec电子有限公司 提高光刻套刻精度的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57145340A (en) * 1981-03-05 1982-09-08 Toshiba Corp Manufacture of semiconductor device
JPH04152528A (ja) * 1990-10-16 1992-05-26 Kawasaki Steel Corp 半導体装置の製造方法
US5895265A (en) * 1993-03-22 1999-04-20 Sanyo Electric Co., Ltd. Semiconductor device having cap-metal layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57145340A (en) * 1981-03-05 1982-09-08 Toshiba Corp Manufacture of semiconductor device
JPH04152528A (ja) * 1990-10-16 1992-05-26 Kawasaki Steel Corp 半導体装置の製造方法
US5895265A (en) * 1993-03-22 1999-04-20 Sanyo Electric Co., Ltd. Semiconductor device having cap-metal layer

Also Published As

Publication number Publication date
CN1641870A (zh) 2005-07-20

Similar Documents

Publication Publication Date Title
CN1202559C (zh) 用于测量多层重叠对准精确度的重叠游标图案及测量方法
US8823936B2 (en) Structure for critical dimension and overlay measurement
CN102032885A (zh) 印制线路板、其两面线路图形层间对准度检测方法及装置
CN108957943A (zh) 形成布局图案的方法
CN102809895A (zh) 光刻版图、光刻胶图形及测量光刻胶图形曝光误差的方法
CN112201572A (zh) 多层晶圆的堆叠方法及用于多层晶圆堆叠的系统
CN103279016B (zh) 一种提高叠对测量精度的方法
CN100452383C (zh) 在铝配线工艺中使用的半导体器件
CN103488060B (zh) 确定光刻曝光离焦量的方法
US8674524B1 (en) Alignment marks and a semiconductor workpiece
US6936521B2 (en) Alignment mark and alignment method using the same for photolithography to eliminating process bias error
CN104952851B (zh) 对准标记及其对准方法
CN112034677A (zh) 一种套刻标记、套刻标记方法及套刻测量方法
KR20180033971A (ko) 웨이퍼 좌표계와 직교하지 않는 방향을 따라서 형성된 패턴 층용 오버레이 마크 및 이를 이용한 오버레이 측정방법 및 반도체 디바이스 제조방법
CN107578986A (zh) 半导体结构及其形成方法和光刻偏移的测量方法
US7008756B2 (en) Method of fabricating an X/Y alignment vernier
CN111948919B (zh) 光刻标记、对准标记及对准方法
US6288452B1 (en) Semiconductor device including registration accuracy marks
CN1205545A (zh) 测量图形设置和测量电路图形尺寸精度和重叠精度的方法
JP4555196B2 (ja) 半導体装置
KR102617622B1 (ko) 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법
CN101364043A (zh) 一种纳米结构套刻的模板设计和实现方法
CN216648298U (zh) 一种光刻对准标记和包括其的半导体结构
KR20100134417A (ko) 반도체 소자의 오버레이 버니어 형성 방법
CN101097410A (zh) 对曝光位置标记的位移进行检测的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171225

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: No. 1188, Chuan Qiao Road, Pudong, Shanghai

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090114

Termination date: 20180117