CN101661224B - 提高光刻套刻精度的方法 - Google Patents
提高光刻套刻精度的方法 Download PDFInfo
- Publication number
- CN101661224B CN101661224B CN2008100437501A CN200810043750A CN101661224B CN 101661224 B CN101661224 B CN 101661224B CN 2008100437501 A CN2008100437501 A CN 2008100437501A CN 200810043750 A CN200810043750 A CN 200810043750A CN 101661224 B CN101661224 B CN 101661224B
- Authority
- CN
- China
- Prior art keywords
- layer
- alignment precision
- aligned
- photoetching
- packed layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明公开了一种提高光刻套刻精度的方法，包括如下步骤：第1步，在已有被对准层图形的硅片上，以光刻工艺形成当前层图形；第2步，在硅片上旋涂折射率大于1的填充层，所述填充层至少将被对准层的图形完全覆盖；第3步，测量并计算当前层与被对准层之间的套刻精度；第4步，曝光和/或显影，去除填充层。本发明通过在硅片上旋涂一填充层，增大了图形环境的折射率n，增强了图形强度，从而保证硅片多层光刻时层与层之间的套刻精度。
Description
技术领域
本发明涉及一种半导体制造的光刻工艺。
背景技术
在半导体制造中，光刻工艺是实现设计图形向硅片转移的必要步骤。通常的半导体器件都需要在硅片上进行多次光刻(套刻)才能形成。即使对于最简单的器件，也需要3～10次光刻。对于硅片不同层的多次光刻，如何保证层与层之间的套刻精度是光刻工艺的关键性问题之一，它直接制约了半导体制造的工艺水平。
请参阅图1，这是硅片多层光刻的示意图。其中，当前层10是直接通过光刻工艺所产生的图形，被对准层20是已经通过成膜、光刻、刻蚀等工艺形成的图形，套刻精度则以两层图形中心之间的偏差Δ来表征。
实际测量时，当前层10的图形具有上凸的台阶11，台阶高度为d1。被对准层20的图形具有下凹的台阶21，台阶高度为d2。台阶11的一侧边缘与台阶21的同侧边缘的间距为a，台阶11的另一侧边缘与台阶21的同侧边缘的间距为b，偏差Δ以(a-b)/2计算得到。
要准确测量图形边缘，当前层10和被对准层20的图形需要具有一定的图形强度。图形强度主要由以下物理量决定：n*d/λ。其中n为图形环境的折射率，d为图形的台阶高度，λ为测量光的波长。
上述各物理量中，折射率n和波长λ通常无法改变，而台阶高度d则 受限于工艺流程也无法改变。当前层10的图形是直接光刻形成，台阶高度d1一般很大(在0.2μm至10μm之间)。被对准层20的图形是通过之前的成膜、光刻、刻蚀等工艺形成，台阶高度d2一般不大(在0.01μm至0.5μm之间)。因此当前层10的图形具有很好的图形强度，可以准确测量其边缘。而被对准层20的图形具有很低的图形强度，无法准确测量其边缘。因此对于多层光刻工艺，当存在某层图形的台阶高度d很小时，很难保证其套刻精度。
发明内容
本发明所要解决的技术问题是提供一种提高光刻套刻精度的方法，同时对现有工艺的影响尽可能降低。
为解决上述技术问题，本发明提高光刻套刻精度的方法包括如下步骤：
第1步，在已有被对准层图形的硅片上，以光刻工艺形成当前层图形；
第2步，在硅片上旋涂折射率大于1的填充层，所述填充层至少将被对准层的图形完全覆盖；
第3步，测量并计算当前层与被对准层之间的套刻精度；
第4步，仅显影，或曝光和显影，去除填充层。
本发明通过在硅片上旋涂一填充层，增大了图形环境的折射率n(空气的折射率为1)，增强了图形强度，从而提高测量图形边缘的准确度。本发明可以保证硅片多层光刻时层与层之间的套刻精度，同时对现有工艺的影响尽可能降低。
附图说明
下面结合附图和实施例对本发明作进一步详细的说明：
图1是现有的测量硅片多层光刻的套刻精度的示意图；
图2是本发明提高光刻套刻精度的方法流程图；
图3是本发明测量硅片国层光刻的套刻精度的示意图。
图中附图标记为：10-当前层；11-当前层图形的台阶；20-被对准层；21-被对准层图形的台阶；30-填充层。
具体实施方式
请参阅图2和图3，本发明提高光刻套刻精度的方法包括如下步骤：
第1步，在已有被对准层20的图形的硅片上，涂光刻胶、曝光、显影，以光刻工艺形成当前层10的图形；
其中，当前层10是仅由光刻工艺形成的，被对准层20的图形是通过之前的成膜、光刻、刻蚀等工艺形成的。如图3所示，当前层10的图形具有上凸的台阶11，台阶高度为d1。被对准层20的图形具有下凹的台阶21，台阶高度为d2。
第2步，在硅片上旋涂折射率大于1的填充层30，填充层30至少将被对准层20的图形完全覆盖；
被对准层20的图形强度为n*d/λ，填充层30的折射率大于1，即大于未旋涂填充层30时空气的折射率，因此本步骤可以增强被对准层20的图形强度。
填充层30也可以再将当前层10的图形完全覆盖，这样也可以再增强当前层10的图形强度。
第3步，测量并计算当前层10与被对准层20之间的套刻精度；
首先测量台阶11的一侧边缘与台阶21的同侧边缘的间距为a，再测量台阶11的另一侧边缘与台阶21的同侧边缘的间距为b，最后计算套刻精度Δ＝(a-b)/2。
第4步，曝光和/或显影，去除填充层30。
可以优先选择无须曝光、仅通过显影即可去除的填充层30的材料，这样可以方便后续的去除填充层30的第4步。
在实际生产中，填充层30可以选择负性光刻胶或可溶性抗反射材料。
本发明增加了旋涂填充层30和去除填充层30的步骤，这有可能导致被对准层20和/或当前层10的图形的关键尺寸发生变化。为此，本发明提供如下方法选择填充层的材料：
所述方法的第1步还包括：测量被对准层20和/或当前层10的图形的关键尺寸c(假设c是被对准层20的最小特征尺寸)；
所述方法还包括：第5步，再测量被对准层20和/或当前层10的图形的关键尺寸c。
所述方法的第2步中选取不同的填充层材料，重复所述方法的第1步至第5步，比较第1步和第5步所测量的两个关键尺寸c的变化，将导致对准层20和/或当前层10的图形的关键尺寸c变化最小的填充层30的材料作为优选的填充层30的材料。(理想情况下，c应保持不变)这样，本发明所述方法可以对现有工艺的影响降到最小。
值得注意的是，实际测量套刻精度时，直接通过光刻形成的最上层与 通过成膜、光刻、刻蚀等工艺形成的最下层之间可能还存在中间层。中间层也是通过成膜、光刻、刻蚀等工艺形成的图形。中间层可能是透明的，也可能是不透明的。如果中间层是透明的，那么中间层与最下层的组合视作为本发明所述方法中的被对准层20。如果中间层是不透明的，那么中间层即视作为本发明所述方法中的被对准层20。也就是说，被对准层20始终是不透明的、且已经通过成膜、光刻、刻蚀等工艺形成的图形。
综上所述，本发明通过在硅片上旋涂一填充层30，改变了图形环境的折射率n，从而增强了图形强度，使得准确测量台阶高度很低的图形成为可能。因此，本发明所述方法可以确保硅片多层光刻(套刻)的套刻精度，同时对现有工艺的前后步骤的影响尽可能降低。
Claims (5)
1.一种提高光刻套刻精度的方法，其特征是：所述方法包括如下步骤：
第1步，在已有被对准层图形的硅片上，以光刻工艺形成当前层图形；
第2步，在硅片上旋涂折射率大于1的填充层，所述填充层至少将被对准层的图形完全覆盖；
第3步，测量并计算当前层与被对准层之间的套刻精度；
第4步，仅显影，或曝光和显影，去除填充层。
2.根据权利要求1所述的提高光刻套刻精度的方法，其特征是：所述方法的第1步还包括：测量被对准层图形的关键尺寸；
所述方法还包括：第5步，再测量被对准层图形的关键尺寸；
所述方法的第2步中选取不同的填充层材料，重复所述方法的第1步至第5步，比较第1步和第5步所测量的两个关键尺寸的变化，选择导致关键尺寸变化最小的填充层的材料。
3.根据权利要求1所述的提高光刻套刻精度的方法，其特征是：所述方法的第4步中，仅通过显影，去除所述填充层。
4.根据权利要求1所述的提高光刻套刻精度的方法，其特征是：所述填充层的材料为负性光刻胶。
5.根据权利要求1所述的提高光刻套刻精度的方法，其特征是：所述填充层的材料为可溶性抗反射材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100437501A CN101661224B (zh) | 2008-08-29 | 2008-08-29 | 提高光刻套刻精度的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100437501A CN101661224B (zh) | 2008-08-29 | 2008-08-29 | 提高光刻套刻精度的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101661224A CN101661224A (zh) | 2010-03-03 |
| CN101661224B true CN101661224B (zh) | 2011-03-23 |
Family
ID=41789317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100437501A Active CN101661224B (zh) | 2008-08-29 | 2008-08-29 | 提高光刻套刻精度的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101661224B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6118185A (en) * | 1998-05-06 | 2000-09-12 | Taiwan Semiconductor Manufacturing Company | Segmented box-in-box for improving back end overlay measurement |
| CN1269600A (zh) * | 1999-04-07 | 2000-10-11 | 日本电气株式会社 | 改进的对准标记图案和重叠精度测量图案及其形成方法 |
| CN1641870A (zh) * | 2004-01-17 | 2005-07-20 | 上海华虹Nec电子有限公司 | 具有铝配线的半导体器件 |
| CN1917163A (zh) * | 2005-04-06 | 2007-02-21 | 台湾积体电路制造股份有限公司 | 半导体制造的系统与方法 |
-
2008
- 2008-08-29 CN CN2008100437501A patent/CN101661224B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6118185A (en) * | 1998-05-06 | 2000-09-12 | Taiwan Semiconductor Manufacturing Company | Segmented box-in-box for improving back end overlay measurement |
| CN1269600A (zh) * | 1999-04-07 | 2000-10-11 | 日本电气株式会社 | 改进的对准标记图案和重叠精度测量图案及其形成方法 |
| CN1641870A (zh) * | 2004-01-17 | 2005-07-20 | 上海华虹Nec电子有限公司 | 具有铝配线的半导体器件 |
| CN1917163A (zh) * | 2005-04-06 | 2007-02-21 | 台湾积体电路制造股份有限公司 | 半导体制造的系统与方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101661224A (zh) | 2010-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107148597B (zh) | 度量方法、目标和衬底 | |
| TWI503635B (zh) | 度量衡方法及裝置、微影系統、元件製造方法及基板 | |
| US8143731B2 (en) | Integrated alignment and overlay mark | |
| CN103582819A (zh) | 用于提供经改进过程控制的质量度量的方法及系统 | |
| KR100541898B1 (ko) | 포토마스크의 제조 방법 및 반도체 장치의 제조 방법 | |
| US8792080B2 (en) | Method and system to predict lithography focus error using simulated or measured topography | |
| TWI684074B (zh) | 自參考與自校準之干擾圖型套疊測量 | |
| US8334968B2 (en) | Recording medium storing program for determining exposure parameter, exposure method, and method of manufacturing device | |
| CN101789386B (zh) | 晶片对准的方法 | |
| WO2013177208A1 (en) | Overlay targets with orthogonal underlayer dummyfill | |
| CN101661224B (zh) | 提高光刻套刻精度的方法 | |
| CN103454861B (zh) | 一种套刻测量的标记和方法 | |
| CN109164678B (zh) | 改善高深宽比图形不一致和提高光刻胶形貌陡度的方法 | |
| US7498105B2 (en) | Method for checking phase shift angle of phase shift mask, lithography process and phase shift mask | |
| CN102789133B (zh) | 一种显影后检查方法 | |
| CN101907830A (zh) | 曝光焦点的监控方法 | |
| WO2022128687A1 (en) | Metrology target simulation | |
| Hinnen et al. | Scatterometry-based on-product focus measurement and monitoring | |
| CN102866599B (zh) | 检测光刻机对图形模糊成像控制能力的方法 | |
| CN104281019B (zh) | 光刻的迭对值校准方法 | |
| TWI665510B (zh) | 針對光罩基板配置而計算非可校正極紫外光基板平坦度之方法、電腦程式產品、與系統 | |
| US7303841B2 (en) | Repair of photolithography masks by sub-wavelength artificial grating technology | |
| CN109782548A (zh) | 光刻装置、光刻方法、决定方法、存储介质和物品制造方法 | |
| CN112230516B (zh) | 一种提高光阻图形线宽量测精度的方法 | |
| US20230275032A1 (en) | Method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20131216 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20131216 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |