JPH04152527A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH04152527A JPH04152527A JP27681690A JP27681690A JPH04152527A JP H04152527 A JPH04152527 A JP H04152527A JP 27681690 A JP27681690 A JP 27681690A JP 27681690 A JP27681690 A JP 27681690A JP H04152527 A JPH04152527 A JP H04152527A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- wiring layer
- film
- harder
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims description 21
- 238000002161 passivation Methods 0.000 abstract description 12
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 6
- 238000013508 migration Methods 0.000 abstract description 6
- 230000005012 migration Effects 0.000 abstract description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 3
- 239000011248 coating agent Substances 0.000 abstract description 2
- 238000000576 coating method Methods 0.000 abstract description 2
- 238000005530 etching Methods 0.000 abstract description 2
- 150000004767 nitrides Chemical class 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 15
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910021621 Indium(III) iodide Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- RMUKCGUDVKEQPL-UHFFFAOYSA-K triiodoindigane Chemical compound I[In](I)I RMUKCGUDVKEQPL-UHFFFAOYSA-K 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に関し、特に電極配線に被着す
る絶縁膜に関する。
る絶縁膜に関する。
従来の半導体集積回路は第２図（ａ＞、（ｂ）に示され
るように、例えばシリコンからなるＰ型半導体基板１の
表面に設けられた素子分離酸化膜２で区画された素子形
成領域に選択的に不純物を導入して形成されたＮ型半導
体層３上に眉間絶縁膜４が設けられていて、これにコン
タクトホール５が開孔され、スパッタ又は蒸着によりア
ルミニウム膜を被着、パターニングして電極配線６を作
製したのち、窒化ケイ素を含んだパッシベーション膜８
を全面に成長させた構造であったためパッシベーション
膜は電極配線６の上面部、側面部とも同一の膜質であっ
た。
るように、例えばシリコンからなるＰ型半導体基板１の
表面に設けられた素子分離酸化膜２で区画された素子形
成領域に選択的に不純物を導入して形成されたＮ型半導
体層３上に眉間絶縁膜４が設けられていて、これにコン
タクトホール５が開孔され、スパッタ又は蒸着によりア
ルミニウム膜を被着、パターニングして電極配線６を作
製したのち、窒化ケイ素を含んだパッシベーション膜８
を全面に成長させた構造であったためパッシベーション
膜は電極配線６の上面部、側面部とも同一の膜質であっ
た。
上述した従来の半導体集積回路では、アルミニウム配線
層がマイグレーション等によりヒロック９を生じ、つい
には配線がショートするという危険性がある。
層がマイグレーション等によりヒロック９を生じ、つい
には配線がショートするという危険性がある。
すなわち、トランジスタの集積度が高まり電極配線幅が
縮小され、ヒロックの高さと同程度の配線間隔の使用も
要求されるようになったこと、及び半導体集積回路の組
立完成後の信頼性を高めるために窒化ケイ素のパッシベ
ーション膜が用いられているが、このパッシベーション
膜とアルミニラム膜との間の膨張係数の差によりマイグ
レーションが生じ易くなってきており、従来のパッシベ
ーション膜を使用した半導体集積回路は、信頼性が劣る
という欠点がある。
縮小され、ヒロックの高さと同程度の配線間隔の使用も
要求されるようになったこと、及び半導体集積回路の組
立完成後の信頼性を高めるために窒化ケイ素のパッシベ
ーション膜が用いられているが、このパッシベーション
膜とアルミニラム膜との間の膨張係数の差によりマイグ
レーションが生じ易くなってきており、従来のパッシベ
ーション膜を使用した半導体集積回路は、信頼性が劣る
という欠点がある。
本発明の目的は、マイグレーションのためのヒロックの
発生を抑制し、ｔたヒロックが生じても横方向への伸長
を防止でき、装置の信頼性を向上した半導体集積回路を
提供することにある。
発生を抑制し、ｔたヒロックが生じても横方向への伸長
を防止でき、装置の信頼性を向上した半導体集積回路を
提供することにある。
本発明の半導体集積回路は、アルミニウム配線層に被着
する絶縁膜が、アルミニウムより硬度が大きくかつ、前
記アルミニウム配線層の上面部よりも側面部に被着する
前記絶縁膜の硬度を大きくするものである。
する絶縁膜が、アルミニウムより硬度が大きくかつ、前
記アルミニウム配線層の上面部よりも側面部に被着する
前記絶縁膜の硬度を大きくするものである。
本発明は、パッシベーション膜とアルミニウム配線層の
間の、ストレスや電子流によるマイグレーションでアル
ミニウム配線層に生じるヒロックがアルミニウム配線層
に被着された絶縁膜の硬度の小さい方向へ成長するとい
うメカニズムを利用している。
間の、ストレスや電子流によるマイグレーションでアル
ミニウム配線層に生じるヒロックがアルミニウム配線層
に被着された絶縁膜の硬度の小さい方向へ成長するとい
うメカニズムを利用している。
次に、本発明について図面を参照して説明する。第１図
（ａ）は本発明の第１の実施例の主要部を示す半導体チ
ップの平面図、第１図（ｂ）は第１図（ａ）のｘ−ｘ’
線断面図である。この実施例の半導体集積回路は、厚さ
１μｍのアルミニウム配線層６をバターニング後、プラ
ズマ雰囲気中でＮＨ３とＳ ｉ Ｈ４を還元して、硬い
窒化ケイ素膜をウェハ表面に被着する。その後異方性エ
ッチを行い、アルミニウム配線６の側面部のみに硬い絶
縁膜７を形成する。さらにその上面にＮＨ，、ＳｉＨ４
、Ｎ２０をプラズマ雰囲気中で還元した柔かい窒化ケイ
素膜でパッシベーション膜８を被着することにより、ア
ルミニウム配線層に被着した絶縁膜が、アルミニウムよ
り硬度が大きく、かつ前記アルミニウム配線層の上面部
よりも側面部に被着する絶縁膜の硬度を大きくした本発
明の構造を実現できる。
（ａ）は本発明の第１の実施例の主要部を示す半導体チ
ップの平面図、第１図（ｂ）は第１図（ａ）のｘ−ｘ’
線断面図である。この実施例の半導体集積回路は、厚さ
１μｍのアルミニウム配線層６をバターニング後、プラ
ズマ雰囲気中でＮＨ３とＳ ｉ Ｈ４を還元して、硬い
窒化ケイ素膜をウェハ表面に被着する。その後異方性エ
ッチを行い、アルミニウム配線６の側面部のみに硬い絶
縁膜７を形成する。さらにその上面にＮＨ，、ＳｉＨ４
、Ｎ２０をプラズマ雰囲気中で還元した柔かい窒化ケイ
素膜でパッシベーション膜８を被着することにより、ア
ルミニウム配線層に被着した絶縁膜が、アルミニウムよ
り硬度が大きく、かつ前記アルミニウム配線層の上面部
よりも側面部に被着する絶縁膜の硬度を大きくした本発
明の構造を実現できる。
第３図は本発明の第２の実施例の主要部を示す半導体チ
ップの断面図である。従来法により厚さ１μｍのアルミ
ニウム膜を被着した後、パッシベーション膜より柔かい
酸化膜を塗布した。この酸化膜とアルミニウム膜を同時
にパターニングし、絶縁膜１０とアルミニウム配線１１
を形成し、その上面に絶縁膜１０より硬いパッシベーシ
ョン膜８を被着する。この実施例では硬度の小さい塗布
膜がパッシベーションＩｎＩ３とアルミニウム配線層１
１との間のストレスを緩和しヒロックの発生を抑制し、
また横方向へのヒロックを防止する働きがある。
ップの断面図である。従来法により厚さ１μｍのアルミ
ニウム膜を被着した後、パッシベーション膜より柔かい
酸化膜を塗布した。この酸化膜とアルミニウム膜を同時
にパターニングし、絶縁膜１０とアルミニウム配線１１
を形成し、その上面に絶縁膜１０より硬いパッシベーシ
ョン膜８を被着する。この実施例では硬度の小さい塗布
膜がパッシベーションＩｎＩ３とアルミニウム配線層１
１との間のストレスを緩和しヒロックの発生を抑制し、
また横方向へのヒロックを防止する働きがある。
以上説明したように本発明は半導体集積回路のアルミニ
ウム配線層に被着する絶縁膜がアルミニウムより硬度が
大きくかつ、アルミニウム配線層の上面部より側面部に
被着する絶縁膜の硬度を大きくすることにより、たとえ
マイグレーションのためヒロックが生じても横方向への
伸長を防止できるので、半導体集積回路の信頼性が向上
する効果がある。
ウム配線層に被着する絶縁膜がアルミニウムより硬度が
大きくかつ、アルミニウム配線層の上面部より側面部に
被着する絶縁膜の硬度を大きくすることにより、たとえ
マイグレーションのためヒロックが生じても横方向への
伸長を防止できるので、半導体集積回路の信頼性が向上
する効果がある。
第１図（ａ）は本発明の第１の実施例の主要部を示す半
導体チップの平面図、第１図（ｂ）は第１図（ａ）のｘ
−ｘ’線断面図、第２図（ａ）は従来の主要部を示す半
導体チップの平面図、第２図（ｂ）は第２図（ａ）のｘ
−ｘ’線断面図、第３図は本発明の第２の実施例の主要
部を示す半導体チップの断面図である。 １・・・Ｐ型半導体基板、２・・・素子分離酸化膜、３
・・・Ｎ型半導体層、４・・・層間絶縁膜、５・・・コ
ンタクトホール、６，１１・・・電極配線、７，１０・
・・絶縁膜、９・・・ヒロック。
導体チップの平面図、第１図（ｂ）は第１図（ａ）のｘ
−ｘ’線断面図、第２図（ａ）は従来の主要部を示す半
導体チップの平面図、第２図（ｂ）は第２図（ａ）のｘ
−ｘ’線断面図、第３図は本発明の第２の実施例の主要
部を示す半導体チップの断面図である。 １・・・Ｐ型半導体基板、２・・・素子分離酸化膜、３
・・・Ｎ型半導体層、４・・・層間絶縁膜、５・・・コ
ンタクトホール、６，１１・・・電極配線、７，１０・
・・絶縁膜、９・・・ヒロック。
Claims (1)
- アルミニウム配線層に被着する絶縁膜が、アルミニウ
ムより硬度が大きくかつ、前記アルミニウム配線層の上
面部よりも側面部に被着する前記絶縁膜の硬度を大きく
することを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27681690A JP2617614B2 (ja) | 1990-10-16 | 1990-10-16 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27681690A JP2617614B2 (ja) | 1990-10-16 | 1990-10-16 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04152527A true JPH04152527A (ja) | 1992-05-26 |
| JP2617614B2 JP2617614B2 (ja) | 1997-06-04 |
Family
ID=17574794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27681690A Expired - Fee Related JP2617614B2 (ja) | 1990-10-16 | 1990-10-16 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2617614B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012109496A (ja) * | 2010-11-19 | 2012-06-07 | Sony Corp | 固体撮像素子、固体撮像素子の製造方法、および電子機器 |
-
1990
- 1990-10-16 JP JP27681690A patent/JP2617614B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012109496A (ja) * | 2010-11-19 | 2012-06-07 | Sony Corp | 固体撮像素子、固体撮像素子の製造方法、および電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2617614B2 (ja) | 1997-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0677483A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3240725B2 (ja) | 配線構造とその製法 | |
| JP3077990B2 (ja) | 半導体装置の製造方法 | |
| JP2617614B2 (ja) | 半導体集積回路 | |
| JP3099406B2 (ja) | 集積回路の多層配線構造 | |
| JPH0555199A (ja) | 半導体装置 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JPH08250452A (ja) | 半導体装置及びその製造方法 | |
| JPH0645313A (ja) | 半導体装置の製造方法 | |
| KR100232898B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| JPH043933A (ja) | 半導体装置 | |
| JP2809172B2 (ja) | 半導体装置 | |
| JPH04241453A (ja) | 半導体装置及びその製造方法 | |
| JP2671369B2 (ja) | 半導体装置の製造方法 | |
| JPH084126B2 (ja) | 半導体装置の製造方法 | |
| JP2538245Y2 (ja) | 半導体装置 | |
| JPH05275547A (ja) | 半導体装置 | |
| JPH0346239A (ja) | 半導体装置の製造方法 | |
| JPS60115234A (ja) | 半導体装置の製造方法 | |
| JPH04196125A (ja) | 半導体装置の製造方法 | |
| JPH0621053A (ja) | 半導体装置の製造方法 | |
| JPH07273195A (ja) | 半導体装置 | |
| JPH04348560A (ja) | 半導体装置の製造方法 | |
| JPS59194451A (ja) | 半導体装置の製造方法 | |
| JPH01207931A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |