JPH04152434A - Ｃｐｕの暴走防止装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＣＰＵの暴走防止装置、特に、スタックポイン
タの異常によるＣＰＵの暴走を防止する装置に関する。

〔従来の技術〕

半導体技術の進歩により、現在ではＣＰＵを組み込んだ
種々の装置が普及している。特に、近年、磁気カードに
代わる新しい情報記録媒体として、ＩＣカードが注目を
集めている。このような装置では、ＣＰＵとともに、Ｒ
ＡＭやＲＯＭなどの記憶装置が組み込まれる。一般に、
この記憶装置には、ＣＰＵを動作させるプログラムが保
存されたプログラム領域、ＣＰＵが作用場所として用い
るワーク領域、ＣＰＵがスタック情報を保存するスタッ
ク領域、が必要とされる。

〔発明が解決しようとする課題〕

ＩＣカードなどの小型携帯式の装置では、電源やクロッ
クなど、ＣＰＵを動作させるために必要な電気信号を外
部から供給する必要がある。たとえば、ＩＣカードの場
合、電源もクロック発振器も内蔵していないため、読取
／書込装置側から電源やクロックの供給を受けることに
なる。このとき、ＩＣカードの入出力端子を介して電気
信号のやりとりが行われるが、ＩＣカードはポケットな
どに入れて携帯され、無造作に取り扱われるため、入出
力端子における接触不良が発生する。このような接触不
良により、外部からの電源やクロックの供給が一瞬でも
停止すると、ＣＰＵが正常動作をしなくなり、いわゆる
暴走事故が発生することになる。特に、スタックポイン
タの内容に異常が生じ、スタックポインタが本来のスタ
ック領域以外のアドレスを示すような事故が発生すると
、ワーク領域に対してスタック動作が行われるような事
態が起こり、ワーク領域のデータが破壊されることにな
る。ワーク領域内のデータが破壊されると、ＣＰＵは完
全に暴走状態に陥る。このような暴走事故の発生は、Ｉ
Ｃカードなどの装置の信頼性を著しく低下させ大きな問
題となる。

そこで本発明は、スタックポインタの異常に基づ（ＣＰ
Ｕの暴走を防止することのできるＣＰＵの暴走防止装置
を提供することを目的とする。

〔課題を解決するための手段〕

本発明は、プログラム領域、ワーク領域、およびスタッ
ク領域、の少なくとも３つの領域を有する記憶装置を利
用し、プログラム領域内に保存された所定のプログラム
に基づき、ワーク領域を作業場所として、スタック領域
にスタック情報を保存しながら動作するＣＰＵの暴走を
防止するために、 スタック領域内に保存されているスタックのアクセス位
置を示すスタックポインタの値が、スタック領域のアド
レス外を示した場合に、スタックポインタの値が正常に
戻されるまで、ＣＰＵによるスタック動作を禁止するよ
うにしたものである。

〔作　用〕

本発明に係る装置によれば、スタックポインタの値が、
スタック領域のアドレス内を示しているか否かが監視さ
れる。そして、スタック領域のアドレス外を示した場合
には、スタックポインタに異常が発生したと判断し、Ｃ
ＰＵによるスタック動作を禁止する。したがって、ワー
ク領域内のデータは破壊されることはなく、ＣＰＵの暴
走を防止することができる。

〔実施例〕

以下、本発明を図示する実施例に基づいて説明する。第
１図は本発明に係るＣＰＵの暴走防止装置の基本概念を
示す図である。ＣＰＵｌ０は、メモリ２０を用いて種々
の処理作業を行う。メモリ２０は、実際には、ＲＯＭや
ＲＡＭなどの素子から構成されるが、ここでは、その用
途により、プログラム領域２１、スタック領域２２、ワ
ーク領域２３、の３つの領域に分類している。プログラ
ム領域２１は、ＲＯＭによってもＲＡＭによっても構成
できるが、スタック領域２２およびワーク領域２３は、
ＣＰＵｌ０により頻繁にアクセスされて書き換えが行わ
れるため、ＲＡＭによって構成される。なお、装置によ
っては、この他にもいくつかの領域が設定される場合が
ある。たとえば、ＩＣカードでは、ユーザデータを保存
するためのユーザ領域が、ＥＥＦＲＯＭなどの素子によ
って設けられる。

ＣＰＵｌ０が、ＰＵＳＨ命令、ｐｏｐ命令、などスタッ
ク動作の命令を実行すると、スタック領域２２内のスタ
ックデータか読出されたり、逆に書込まれたりする。こ
のとき、読出しや書込みを行うためのアクセス位置を示
すために、スタックポインタが設けられている。ＣＰＵ
ｌ０は、このスタックポインタが示すアドレス位置ＳＰ
に対して、スタックデータの読出しや書込みを行う。正
常な動作では、このスタックポインタは、スタック領域
２２内のアドレス領域を示すことになる。

すなわち、スタック領域２２の下限アドレスをＳＬ、上
限アドレスをＳＨとすれば、スタックポインタが示すア
ドレス位［ＳＰは、ＳＬ≦ＳＰ≦ＳＨなる条件を満足す
る。ところが、前述のように、外部から供給される電源
やクロックが一時的に中断したような場合、スタックポ
インタが正しい値を示さなくなる場合がある。ここで、
スタックポインタが示すアドレス位置ＳＰがスタック領
域の下限アドレスＳＬより小さくなると（ＳＰ＜ＳＬ）
、プログラム領域２１内のアドレスに対してスタック動
作が行われることになり、プログラム領域２１がＲＡＭ
で構成されている場合には、保存されていたプログラム
が破壊され、ＣＰＵ１０の暴走を誘発することになる。

また、スタックポインタが示すアドレス位置ＳＰがスタ
ック領域の上限アドレスＳＨより大きくなると（ＳＰ＞
ＳＨ）、ワーク領域２３内のアドレスに対してスタック
動作が行われることになり、ワーク領域２３内のデータ
が破壊され、やはりＣＰＵｌ０の暴走を誘発することに
なる。

本発明は、スタックポインタの値ＳＰを監視し、５Ｌ５
ＳＰ≦ＳＨなる条件が満たされなくなったとき、ＣＰＵ
ｌ０によるスタック動作を禁止し、ＣＰＵｌ０の暴走を
防止するものである。以下、更に具体的な実施例を説明
する。

（１）　　実施例１ この実施例は、本発明をソフトウェアによって実現する
ものである。この方法では、第２図に示すように、ＣＰ
Ｕｌ０に対するスタック命令（ＰＵＳＨ命令、ＰＯＰ命
令など）が記述されたら（ステップＳ１）、必ずこれに
続けて、監視ルーチンの実行命令を記述する（ステップ
Ｓ２）ように、プログラムを作成しておく。実際には、
プログラマは高級言語によりプログラムの作成を行うこ
とになるので、この高級言語に対するコンパイラに、こ
のような機能を付加しておけばよい。

第３図に、監視ルーチンの手順を示す。まず、ステップ
Ｓ３において、ＳＬ≦ＳＰ≦ＳＨなる条件か満たされて
いるか否かが判断される。条件が満足されていれば、そ
のままメインルーチンへと戻る。満足されていない場合
は、ステップＳ４において、暴走対策ルーチンヘジャン
ブする。この暴走対策ルーチンでは、スタックポインタ
が正常な値に戻されるまで、ＣＰＵｌ０によるスタック
動作が禁止される。最も簡単な暴走対策ルーチンは、Ｃ
ＰＵｌ０に対してリセットサイクルを実行させることで
ある。

（２）　　実施例２ この実施例は、スタックポインタ用レジスタに特有のハ
ードウェアを追加することにより、本発明を実現するも
のであり、その構成を第４図に示す。スタックポインタ
用レジスタ３０は、ｂ１〜ｂ８までの８ビツトのデータ
を保持てき、各ビットのデータは、メモリをアクセスす
るためのアドレスバスへ接続される。この実施例の特徴
は、高位側の２ビツトｂ７およびｂ８のデータが、ＯＲ
回路４０に与えられ、このＯＲ回路４０の論理出力がＣ
ＰＵのリセット端子に接続されている点である。ビット
ｂ７あるいはｂ８のいずれか一方あるいは両方から「１
」なる論理値が出力されると、ＣＰＵはリセットされる
ことになる。すなわち、スタックポインタがアドレス値
「ＣＯ」以上の値をとったときに、ＣＰＵをリセットさ
せる機能が付加されている。この実施例は、スタック領
域がアドレス値「００〜ＢＦＪに割り当てられている装
置に適用する例であり、スタックポインタがスタック領
域の上限値ｒＢＦＪより大きな値をとると、ＣＰＵが強
制的にリセットされることになる。

なお、下限の制限も同様にハードウェアで行うことが可
能である。こうして、スタックポインタに異常が生して
も、スタック領域以外のメモリ内容か破壊されることは
なくなり、ＣＰＵの暴走を防くことができる。

（３）　　実施例３ この実施例は、ＲＡＭチップを物理的に分離することに
より、本発明を実現するものであり、その構成を第５図
に示す。ＣＰＵｌ０には、２種類のＲＡＭチップが接続
されている。一方のスタック領域用ＲＡＭチップ５１は
、内部アドレスがすべてスタック領域に割り当てられた
ＲＡＭであり、もう一方のワーク領域用ＲＡＭチップ５
２は、内部アドレスがすべてワーク領域に割り当てられ
たＲＡＭである。このように、物理的に別々のＲＡＭを
用いるようにし、ＣＰＵｌ０がスタック動作を行う場合
には、必ずスタック領域用ＲＡＭチップ５１に対してア
クセスを行うように構成しておけば、スタックポインタ
の値がスタック領域のアドレス外を示した場合、スタッ
ク領域用ＲＡＭチップ５１にはそのようなアドレスは物
理的に存在しないため、ＣＰＵｌ０によるスタック動作
は自然に禁止されることになる。結局、ＣＰＵｌ０のス
タック動作により、ワーク領域用ＲＡＭチップ５２の内
容が破壊されることはない。

〔発明の効果〕

以上のとおり、本発明に係る装置によれば、スタックポ
インタの値が、スタック領域のアドレス外を示した場合
に、ＣＰＵによるスタック動作を禁止するようにしたた
め、ワーク領域内のデータは破壊されることがなく、Ｃ
ＰＵの暴走を防止することができる。

【図面の簡単な説明】

第１図は本発明に係るＣＰＵの暴走防止装置の基本概念
を示す図、第２図および第３図は本発明をソフトウェア
で実現した実施例を示す図、第４図および第５図は本発
明をハードウェアで実現した実施例を示す図である。 １０・・・ＣＰＵ、２０・・・メモリ、２１・・・プロ
グラム領域、２２・・・スタック領域、２３・・・ワー
ク領域、３０・・・スタックポインタ用レジスタ、４０
・・・ＯＲ回路、５１・・・スタック領域用ＲＡＭチッ
プ、５２・・・ワーク領域用ＲＡＭチップ。 特許出願人　　大日本印刷株式会社 出願人代理人　　弁理士　志　村　　浩２０メモリ ￥１図 第２図 第３図 ３０：スタックポインタ用レジスタ ￥５図

Claims (1)

1. 【特許請求の範囲】 プログラム領域、ワーク領域、およびスタック領域、の
   少なくとも３つの領域を有する記憶装置を利用し、前記
   プログラム領域内に保存された所定のプログラムに基づ
   き、前記ワーク領域を作業場所として、前記スタック領
   域にスタック情報を保存しながら動作するＣＰＵの暴走
   を防止する装置であって、 前記スタック領域内に保存されているスタックのアクセ
   ス位置を示すスタックポインタの値が、前記スタック領
   域のアドレス外を示した場合に、スタックポインタの値
   が正常に戻されるまで、前記ＣＰＵによるスタック動作
   を禁止するようにしたことを特徴とするＣＰＵの暴走防
   止装置。