JPH0414903A - 3端子演算増幅器 - Google Patents

3端子演算増幅器

Info

Publication number
JPH0414903A
JPH0414903A JP2284119A JP28411990A JPH0414903A JP H0414903 A JPH0414903 A JP H0414903A JP 2284119 A JP2284119 A JP 2284119A JP 28411990 A JP28411990 A JP 28411990A JP H0414903 A JPH0414903 A JP H0414903A
Authority
JP
Japan
Prior art keywords
amplifier
input
current
terminal
inverting input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2284119A
Other languages
English (en)
Other versions
JPH077890B2 (ja
Inventor
Derek Bowers
デレク・ボウアーズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Precision Monolithics Inc
Original Assignee
Precision Monolithics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Precision Monolithics Inc filed Critical Precision Monolithics Inc
Publication of JPH0414903A publication Critical patent/JPH0414903A/ja
Publication of JPH077890B2 publication Critical patent/JPH077890B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34DC amplifiers in which all stages are DC-coupled
    • H03F3/343DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/347DC amplifiers in which all stages are DC-coupled with semiconductor devices only in integrated circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/261Amplifier which being suitable for instrumentation applications

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (技術分野) 本発明は、演算増幅回路に関し、特に演算増幅器を用い
た更に複雑な回路に関する。
(背景技術) 演算増幅器(OPアンプ)は、アナログ・システムに対
する汎用構成ブロックとなっている。
この主な理由は、薗単なフィードバック構成要素を用い
てその全体特性が正確に定義できる容易性である。これ
は、加算、減算、乗算、積分、微分および対数の如き種
々の数学的演算の実施における基本的要素として用いら
れる。
従来のOPアンプの基本的な構成図が第1図に示される
。1対のトランジスタQ1、Q2が差動的に接続され、
電流源11からの電流を分割し、この電流源は更に正の
電圧パス■+から電流を供給される。反転入力がQlの
ベースに与えられ、非反転入力はQ2のベースに与えら
れる。
Qlに接続されたダイオード接続トランジスタQ3によ
り等しい電流がQlおよびQ2のコレクターエミッタ回
路を経て引張られ、Q3に流れる電流を鏡映する別のト
ランジスタQ4がQ2に接続されている。トランジスタ
Q3およびQ4のエミッタは、等価のトランジスタR1
、R2の品々を介して負の電圧バスV−に接続されてい
る。
出力はQ4のコレクタから第2の利得段トランジスタQ
5のベースへ取出され、このトランジスタは更に出力段
2に給電する。出力端子4か出力段から取られ、出力電
圧■。を供給する。
電流源トランジスタQ6は、差動的に接続された入力ト
ランジスタQ1、Q2に電流を供給する。この2つの入
力分岐が平衡状態に置かれて等しい電流を有するため、
反転入力電圧が非反転入力電圧に追従す名。周知の方法
で種々のOP増幅器機能を行うように、種々の入力フォ
ーマットを出力端子4と反転入力間のフィードバック回
路と関連してOP増幅器に与えることができる。
しかし、フィードバックを加える時、反転入力と非反転
入力間の明瞭な対称性が壊され、非反転入力側には高い
インピーダンスを、また反転入力側には低いインピーダ
ンスをもたらす結果となる。
その結果、シャント・フィードパ・ンクに加わるものは
反転のみでなければならず、直列フィードバック加わる
ものは非反転のみでなければならない。このような制約
の故に、計測増幅器の如き真に差動の回路は、通常多数
のOP増幅器および別の外部構成要素から構成される。
しかし、このような方法では、整合された増幅器、広範
囲な調整およびyJ雑な周波数補償手法に対する要求な
しに、真の対称性を維持することは難しい。
更に、OP増幅器用途のあるものを実現するため必要、
な回路は複雑であり、これを簡素化する方法を持つこと
が望ましい。
(発明の概要) 上記の諸問題に関して、本発明は、従来のOP増幅器よ
りも著しく高塵の対称性を達成しながら、従来の対称回
路と関連する複雑さを回避する演算増幅器機能を提供す
るものである。1つの目的は、従来のOP増幅器の全て
の機能を行うことができる新しいタイプのOP増幅器を
提供することである。
本発明は34子のOP増幅器からなり、これにおいては
通常の反転および非反転入力に加えて電流入力が提供さ
れる。この新しいOP増幅器は、作用において、電流入
力からの電流を反転し、この電流を1あるいは1以外の
利得のいずれかで反転入力電流に加算する。この新しい
増幅回路は、電流入力の電圧を反転および非反転入力と
共通の電圧レベルに強制する。
3wg子OP増幅器は、1対の2端子OP増幅器により
実現される。第1のOP増幅器は従来の反転および非反
転入力を有するが、第2のOP増幅器は電流入力と前記
第1のOP増幅器に対する入力の1つと共通に接続され
た第2の入力とを有する。第1のフィードバック回路は
、OP増幅器の一方の出力と、第1のOP増幅器の反転
入力との間に接続されるが、第2のフィードバック回路
は、前記一方のOP増幅器の出力と第2のOP増幅器に
対するその時の入力との間に接続され、回路の出力は内
部のフィードバック回路と接続されないOP増幅器の出
力からとられる。
2つのOP増幅器は相互に個別のものでよいが、これら
OP増幅器は、第2のOP増幅器の第2の入力と第1の
OP増幅器とのその共通の入力とが共通の入力端子およ
び全増幅器内の共通の回路と共用するように、一つに結
合されることが望ましい。内部のフィードバック回路は
抵抗からなるが、増幅器から得られる電流に対する制限
を減少するため、前記フィードバック回路も非線形回路
として構成することもできる。
本発明はまた、加算増幅器、電圧増幅器、計測増幅器、
積分器および微分器における使用を含めて、新しい3端
子OP増幅器に対する色々な用途を含む。
本発明の上記および他の特徴および利点については、添
付図面に関して望ましい実施態様の以降の詳細な記述を
読めば当業者には明らかであろう。
(実施例) 新しい3端子OP増幅器の記号6が第2図に示されてい
る。本装置は、通常の反転および非反転入力を有し、更
に電流信号入力を収容することができる。もし電流入力
が無視されると、増幅器は従来の2端子OP増幅器と同
様に機能し、フィードバックを通常の方法で出力から反
転入力へ与えることができる。電流入力を付加すること
で、装置に対する新しい能力を開(もので、多数の現存
する2端子OP増幅器機能の実現のための回路構成を同
素化する。その基本的な動作は、電流入力における電流
を反転し、反転された電流を反転入力へ加え、電流入力
における電圧を他の2つの入力の電圧レベルに保持する
。特定の回路構成に応じて、1あるいは1以外のいずれ
かの利得て電流の反転が起生し得る。
第3図は、新しい3vA子OP増幅器の一構成を示す機
能ブロック図である。回路は、1対の従来の2端子OP
増幅器A1およびA2の組合わせと見做すことができる
。A1は従来の反転および非反転入力端子8、10を有
するが、A2はさもなければその非反転入力となるもの
に接続された電流信号入力端子12を有し、その反転入
力14はA1に対する反転入力と共通に接続されている
。第1のフィードバック抵抗R1は、A1の出力とその
反転入力との間に接続されるが、第2のフィードバック
抵抗R2は、A1の出力とA2の非反転入力との間に接
続されている。回路全体に対する出力端子16は、A2
の出力から取られる。
電流人力12における電流は、R2を介してA1の出力
に送られる。これは、A1の反転入力8からR1を流れ
る電流を軽減し、これにより実際に反転されて反転入力
電流に加えられる。
もしR1およびR2の抵抗値が等しければ、反転入力か
ら差し引かれる電流の大きさは電流入力端子12におけ
る電流と等しくなる。R1およびR2が等しくなければ
、反転入力から差し引かれる電流の大きさは、電流入力
信号に関して1以外の利得を持つことになる。
OP増幅器A1は、通常の方法でその反転入力における
電圧をその非反転入力における電圧と等しい値に強制す
る。A2の反転入力がA1の反転入力に接続されるため
、この入力もまたA1の非反転入力における電圧に追従
する。A2の通常のOP増幅器動作により、電流入力端
子12により電圧もまたこれによりA1の反転および非
反転入力電圧レベルを追跡することになる。
第3因の回路構成は、本発明の範囲内で変更することが
でき、このような変更の特定例を以下に述べる。しかし
、このような変更例の共通の特性は下記の如くである。
即ち、1)個々あるいは一つに組合わされた1対の2人
力OP増幅器が存在する。
2)第1のOP増幅器は反転および非反転入力を有する
が、第2のOP増幅器は電流入力と、第1のOP増幅器
に対する入力の1つと共通に接続される第2の入力とを
有する。
3)第1のフィードバック回路は、1つのOP増幅器の
出力と第1のOP増幅器の反転入力との間に接続される
4)第2のフィードバック回路は、前記1つのOP増幅
器の出力と第2のOP増幅器に対する電流入力との間に
接続される。
5)3端子OP増幅器の出力は、内部のフィードバック
回路が接続されない2端子OP増幅器の出力から取られ
る。
使用に際して、外部のフィードバック回路は通常3喘子
OP増幅器の出力とその反転入力との間ニ接続される。
このため、反転入力ならびに内部のフィードパンク回路
が接続される電流入力に対して比較的低い入力インピー
ダンスを生じ、非反転入力端子においては高い入力イン
ピーダンスを生じる。
第3図に示した構成は、2端子OP増幅器の各部を統合
することにより簡素化することができる。第4図は、こ
れを達成するため可能な方法を示す更に詳細な概略図で
ある。
実際に、この設計は、3人力が何らかの方法で一緒に接
続されるため、第3図に示したA1およびA2の反転入
力に対する単一の共通入力段を提供する。
第4図の回路は、それぞれAIおよびA2の共通反転入
力、A1の非反転入力およびA2の電流入力に対する3
つの入力トランジスタQ7、Q8およびQ9を用いる。
相対的なトランジスタのスケーリングは、回路図に示さ
れるrxJ因子により示される。3つのトランジスタQ
7、Q8、Q9は異なる方法で接続され、共通の電流瀝
トランジスタQIOにより電流が供給され、QIOはバ
イアス電圧■1によりバイアスがかけられ、正の電圧パ
スV+に接続されている。
略々等しい電流が、3トランジスタ電流ミラ一回路18
により3つのトランジスタQ7、Q8、Q9を経て引張
られる。単一人力のトランジスタQ7が第3図において
一緒に接続されたA1およびA2の双方に対する反転入
力の共通な入力機能を行うことが判る。
トランジスタQIOは、そのベースが非反転入力トラン
ジスタQ8のコレクタに接続され、第3図に示される2
端子OP増幅uAIに対する第2の利得段として機能す
る。A1に対する出力段は、破I!20で囲まれている
。別のトランジスタQllは、そのベースがQ9のコレ
クタに接続され、2端子のOP増幅器A2に対する第2
の利得段として機能する。A2に対する出力段は、破線
22で囲まれている。出力段20の出力とそれぞれQ7
およびQ9のベース間の内部フィードバック抵抗R1お
よびR2に対する接続もまた、第4図に示されている。
新しい3端子OP増幅器に対する構成の変更例は第5図
に示される。この構成は、2端子OP増幅器も第4図の
方法と似た方法で一つに組合わせることもできるが、第
3図と類似の方法で1対の個々の2端子OP増幅器とし
て示される。
第5図の実施例においては、A1およびA2の非反転入
力は、第3図における如き反転入力ではなく共通に接続
される。電流入力端子12は、A2の反転入力に接続さ
れている。フィードバックの内部抵抗R1およびR2は
、第3図における如きAIの出力ではなく、A2の出力
に接続される。R1はA2の出力と電流入力との間に接
続されるが、R2はA2の出力と反転入力との間に接続
されている。
第5図の回路における一変更例として、A2の非反転入
力は、非反転入力端子10ではなく、反転入力端子8に
接続することもできる。
本変更例は主として第5図の回路と同じように作動する
が、発振の不安定性問題の遭遇の可能性は大きくなる。
これまで述べた構成の1つの短所は、第3図におけるA
1からと第5図におけるA2からの出力電流の全てがフ
ィードバック抵抗R1およびR2に流れねばならないと
いうことである。このため電流入力の選択から得られる
電流に対して電源に依存する限度が生じ、この限度を超
えることを避けるため装置の使用に際して注意しなけれ
ばならない。この限度はフィードバック抵抗を小さくす
るガけで正すことがことができるが、このような試みは
、これがフィードバック抵抗が取られる増幅器における
増幅誤差の影響を持つ故に一般に実施されない。
この限度を取除く1つの方法は、フィードバック抵抗R
1、R2をダイオードまたはトランジスタ等の非線形要
素で置換することであり、これはAB級動作を有効にも
たらす結果となる。
このような動作は、もし非線形要素が完全にマツチしな
ければある非線形性をもたらすこと7になるが、これは
おそらくはモノリンツク・デバイスでは非常に小さなも
のとなろう。第6図は、このタイプの動作を達成するた
め第5図の回路の可能な修正を示している。
第6図においては、非線形回路24がR1の代わりにA
2の出力と電流入力端子12との間に接続されるが、非
線形回路26がR2の代わりにA2の出力と反転入力端
子8との間に接続されている。非線形回路26における
トランジスタQ12、Q13、Q14、Q15が、略々
1である利得を持つ開ループ・バッファを形成し、負荷
電流により減少する適合出力インピーダンスを形成する
このバッファは、電流を3端子OP増幅器の反転入力の
反転入力に供給する。この電流に対する限度は、この時
電流源11および!2に流れる等価電流を出力トランジ
スタの利得で乗じたものに等しい。電圧源v1はバッフ
ァのアイドル電流を低減して、低電流端子電流にお、け
る高い出力インピーダンスを保証する。
非線形回路24は、理想的には回路26と同じものであ
る。トランジスタQ15、Q17、Q18、Q19は、
A2のフィードバック経路における同じバッファを形成
して、回路26における第1のバッファの非線形性を打
ち消す。第6図の回路のシミュレーションにおいては、
100マクロアンペアの値が電流源に対して選択され、
120mVがvlおよびv2に対して選択された。
次に、新しい3r4子OP増幅器のいくつかの用途につ
いて論述する。第1は、加算増幅器である。従来の加算
増幅器が第7図に示され、フィードバック抵抗Rfbが
従来の2端子OP増幅器A”3の出力と反転入力間に接
続され、−緒に加えられるべき1組の入力が抵抗Ra。
Rb、Rcの各々を介して反転OP増幅器入力に接続さ
れている。この回路は、信号間に相互作用を生じること
なく多数の信号の和およびスケーリングを行う。これは
、シャント・フィードバック・システムであって、結果
として反転伝達関数を提供する。非反転入力が接地され
て、反転入力は仮想グラウンドに保持される。
加算増幅器に対する本発明の3端子OP増幅器の置換は
第8図に示される。反転入力に対するフィードバックお
よび加算入力の接続は、第7図の従来の回路におけるも
のと同じであり、非反転入力もまた接地される。もし電
流入力に対して接続がなければ、回路は第7図と同じよ
うに機能することになる。別の加算入力が抵抗Rd、R
e。
Rfの各々を介して電流入力に接続されている。
電流入力における別の仮想グラウンドは、増幅器出力に
対して非反転伝達関数を加える。従って、この回路は、
増幅器出力において反転入力に与えられた信号が差し引
かれ、電流入力に与えられた信号が加算される、「加算
」機能として全体的に示される汎用加算/減算器として
使用することができる。3端子OP増幅器は、あるアナ
ログ乗算器および多数のディジタル/アナログ・コンバ
ータにおけるように、相補的電流出力を有するデバイス
からの電流/電圧変換を行うため同様に使用することが
できる。
非反転入力における電圧信号の反転増幅を行うことが可
能な増幅器形態が第9図に示されている。
これは、2@子デバイスに対する直列フィードバック接
続と等価の3端子OP増幅器を使用する。
フィードバック抵抗R3が、3端子OP増幅器6とその
反転入力との間に接続されている。第2の抵抗R4は、
OP増幅器6の電流入力と典型的にはグラウンドである
電圧基準点との間に接続されている。全体的な伝送関数
は、 V、=Vin  (1−R3/R4) 本発明はまた、計測増幅器にも適用し得る。
これらの増幅器は、定義された利得で2つの入力間の差
を増幅して通常グラウンドである既知の基準点に照合さ
れるシングル・エンデッド出力を生じるように設計され
る。汎用目的の計測増幅器の構成は、従来のOP増幅器
を用いるやや複雑なものである。伝統的な3端子OP増
幅器構成が第1O図に示される。1対の入力の2端子O
P増幅器A4およびA5がその各非反転入力において入
力信号v11.と■1..を受取るが、その反転入力は
利得抵抗Rgを介して一緒に接続される。増幅器A4、
A5は各々、各フィードバック抵抗Rfbがその出力と
反転入力間に接続される。A4およびA5の出力は、各
抵抗R5およびR7を介してそれぞれ第3の2端子OP
増幅器八6の非反転入力および反転入力に接続され、別
の抵抗R6が八6の非反転入力から電圧基準点にタップ
される。回路の出力は、八6の出力から取られ、この八
6はその反転入力に対するフィードバック抵抗R8を有
する。
R5、R6、R7およびR8が等しいとすれば、第10
図の回路に対する全体的な伝達関数は、V6−V、、I
=(V、、、−V、、、)(2Rfb/Rg+1)この
伝達関数は、抵抗値の観点からはやや不似合いであり、
更に1より小さな利得を決して持たない。この回路の池
の2つの重大な短所は、差の信号が存在する際に共通モ
ードの入力レンジが減少すること、およびR5乃至R8
は全て良好な同相成分除去に対して特に充分にマツチし
なければならないことで、これらの抵抗においてなされ
る調整が利得式と相互に作用する。
計測増幅器の3端子OP増幅器の構成は第11図に示さ
れ、前記短所の全てを実質的に取除くものである。この
回路は、その出力と反転入力間にフィードバック抵抗R
fbを有する本文に前述したタイプの3端子OP増幅器
6を含む。その電流入力は、同相成分除去比(CMRR
)の劣化を避けるためRrbと等しいことが望ましい基
準抵抗R11,を介してv、1.と接続されている。
■16.は3端子OP増幅!i6の非反転入力に直接接
続されるが、■1..は2端子OP増幅器八6の非反転
入力に接続されている。八6の出力は、再びその反転入
力に接続され、利得抵抗Rgを介して34子OP増幅器
6の反転入力に接続される。回路の伝達関数は、 V、−V、、= (V、、、−V、、、)(Rf b/
Rg)この伝達関数はR11,とは独立しており、この
R,、、HA同相成分除去比を調整するため使用するこ
とができる。バッファ増幅器A6はまた、必要に応じて
対称性の目的のため別の3端子OP増幅器として構成す
ることも可能である。
積分器に対する本発明の用例は第12図に示される。フ
ィードバック・コンデンサC1は、3端子OP増幅器6
の出力とその反転入力間に接続され、積分抵抗Riが反
転入力と典型的にはグラウンドである電圧基準点との間
に接続される。
別のコンデンサC2がOP増幅器に対する電流入力とグ
ラウンド間に小さな安定化抵抗Rsを介して接続されて
いるが、入力電圧信号は非反転入力OP増幅器入力に加
えられる。C1およびC2が等しいものと仮定すれば、
回路に対する伝達関数は、 Ve=1/RiCIVin dt もしC1およびC2が異なる値を持つならば、回路は依
然として機能するが、別の項が前記伝達関数に導入され
てこれを著しく複雑にさせる。
微分回路が第13図に示される。フィードバック抵抗R
9が3端子OP増幅器6の出力と反転入力間に接続され
、コンデンサC3および小さな安定化抵抗Rsが反転入
力とグラウンドの如き電圧基準点との間に直列に接続さ
れる。別の抵抗RIGがOP増幅器の電流入力とグラウ
ンド間に接続され、入力電圧信号が非反転入力に接続さ
れる。
R9がRIOと等しいものとすれば、この回路に対する
伝達関数は、 ■。=RC3dvin d 【 もしR9がRIOに等しくなければ、別の項を持つ更に
複雑な伝達関数を結果として得る。
このように、゛本発明は、従来の2端子OP増幅器より
も大きな対称性および用途の柔軟性を有する新しいタイ
プのOP増幅器を提供するものであることが判る。基本
的な3端子OP増幅器のいくつかの異なる実施例ならび
にデバイスのいくつかの用途について示し記したが、当
業者には多くの変更例および代替例が着想されよう。従
って、本発明は頭書の特許請求の範囲に照らしてのみ限
定されるべきものである。
【図面の簡単な説明】
第1図は従来のOP増幅器を示す概略図、第2図は現在
の2端子OP増幅器に使用される回路の記号を示す図、
第3図は新しいOP増幅器の望ましい構成を示すプロ・
ンク図、第4図は第3図の°ブロック図を実現す条ため
使用される回路の概略図、第5図は新しいOP増幅器の
変更実施例を示すブロック図、第6図はフィードバック
抵抗が非線形フィードバック回路で置換される第5図の
回路の変更例を示す概略図、第7図は従来の加算増幅器
を示す概略図、第8図は新しい3端子OP増幅器を使用
する加算増幅器の概略図、第9図は新しい3端子OP増
幅器を使用する電圧増幅器の概略図、第1O図は従来の
計測増幅器の概略図、および第11図、第12図および
第13図は新しい3端子OP増幅器を使用する計測増幅
器、積分回路および微分回路をそれぞれ示す概略図であ
る。 6・・・3端子演算増幅器、8・・・反転入力端子、1
0・・・非反転入力端子、12・・・電流入力端子、1
4・・・反転入力、16・・・出力端子、18・・・3
トランジスタ電流ミラ一回路、20・・・出力段、22
−・・出力段、24・・・非線形回路、26・・・非線
形回路。 t%4名ノ Fig、1従(11#す Fig、2 Fig、6 Fig、7 K摩R射

Claims (1)

  1. 【特許請求の範囲】 1、反転入力端子(8)および非反転入力端子(10)
    と、出力端子(16)と、前記反転入力および非反転入
    力を共通電圧レベルに強制する回路(A1)とを備えた
    演算増幅器(6)において、 電流信号を前記演算増幅器に供給する第3の入力端子(
    12)と、 前記入力電流信号とマッチしてこれと反転される第2の
    電流を前記反転入力端子(8)から供給される電流に加
    え、かつ前記反転入力端子(8)および非反転入力端子
    (10)と共通の電圧レベルに前記第3の入力端子(1
    2)を強制する回路手段(A2)と、 を設けてなる演算増幅器。 2、3端子演算増幅器(6)において、 反転入力(8)および非反転入力(10)と、出力とを
    有する第1の演算増幅器(A1)と、電流入力(12)
    と、前記第1の演算増幅器(A1)に対する入力(8、
    10)の一方と共通に接続された第2の入力(14)と
    、出力(16)とを有する第2の演算増幅器(A2)と
    、 前記演算増幅器の一方の出力と、前記第1の演算増幅器
    (A1)の反転入力(8)との間に接続された第1のフ
    ィードバック回路(R1)と、 前記一方の演算増幅器の出力と、前記第2の演算増幅器
    (A2)に対する電流入力(12)との間に接続された
    第2のフィードバック回路(R2)と、 前記フィードバック回路(R1、R2)と接続されない
    演算増幅器の出力における出力端子と を設けてなる3端子演算増幅器。 3、前記第1および第2の演算増幅器(A1、A2)が
    相互に別個のものである請求項2記載の3端子演算増幅
    器。 4、前記第1および第2の演算増幅器(A1、A2)が
    合体され、前記第2の演算増幅器(A2)の第2の入力
    (14)と前記第1の演算増幅器(A1)と共通のその
    入力とが、増幅器内の共通入力端子および共通回路を共
    有する請求項2記載の3端子演算増幅器。
JP2284119A 1990-04-27 1990-10-22 3端子演算増幅器 Expired - Lifetime JPH077890B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/515,558 US5041795A (en) 1990-04-27 1990-04-27 Three-terminal operational amplifier and applications thereof
US515558 1990-04-27

Publications (2)

Publication Number Publication Date
JPH0414903A true JPH0414903A (ja) 1992-01-20
JPH077890B2 JPH077890B2 (ja) 1995-01-30

Family

ID=24051830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2284119A Expired - Lifetime JPH077890B2 (ja) 1990-04-27 1990-10-22 3端子演算増幅器

Country Status (5)

Country Link
US (1) US5041795A (ja)
EP (1) EP0453680B1 (ja)
JP (1) JPH077890B2 (ja)
KR (1) KR950005172B1 (ja)
DE (1) DE69025398T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07244087A (ja) * 1994-03-01 1995-09-19 Pfu Ltd 信号入力回路

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2591301B2 (ja) * 1990-09-27 1997-03-19 日本電気株式会社 折れ線特性回路
US5291121A (en) * 1991-09-12 1994-03-01 Texas Instruments Incorporated Rail splitting virtual ground generator for single supply systems
US5280235A (en) * 1991-09-12 1994-01-18 Texas Instruments Incorporated Fixed voltage virtual ground generator for single supply analog systems
FR2699764A1 (fr) * 1992-12-22 1994-06-24 Thomson Csf Semiconducteurs Amplificateur opérationnel à plusieurs entrées et applications.
US5448311A (en) * 1994-08-22 1995-09-05 Thomson Consumer Electronics, Inc. Tri-state video differential driver
US5528193A (en) * 1994-11-21 1996-06-18 National Semiconductor Corporation Circuit for generating accurate voltage levels below substrate voltage
DE19853416C2 (de) * 1997-12-15 2003-01-30 Heidelberger Druckmasch Ag Schaltungsanordnung zur Pegelumsetzung binärer Signale bei der Steuerung einer drucktechnischen Maschine
US6888381B2 (en) * 2001-10-01 2005-05-03 Broadcom Corporation High speed peak amplitude comparator
US6731165B1 (en) 2003-01-06 2004-05-04 Daniel J. Marz Electronic amplifier
JP2007043289A (ja) * 2005-08-01 2007-02-15 Toshiba Corp 増幅回路とこれを用いたフィルタ及び無線通信装置
CN107621842B (zh) * 2016-09-07 2019-01-25 北京航空航天大学 一种可提高电压信号跟踪精度的电压跟随电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3573647A (en) * 1968-02-09 1971-04-06 Her Majesty S Postmaster Gerer Electrical impedance converting networks
FR2082601A5 (ja) * 1970-03-20 1971-12-10 Schlumberger Cie N
NL8602893A (nl) * 1986-11-14 1988-06-01 Philips Nv Filterschakeling.
GB8704193D0 (en) * 1987-02-23 1987-04-01 British Aerospace Differential amplifier circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07244087A (ja) * 1994-03-01 1995-09-19 Pfu Ltd 信号入力回路

Also Published As

Publication number Publication date
KR950005172B1 (ko) 1995-05-19
EP0453680B1 (en) 1996-02-14
DE69025398D1 (de) 1996-03-28
EP0453680A3 (en) 1991-11-27
KR910019320A (ko) 1991-11-30
JPH077890B2 (ja) 1995-01-30
EP0453680A2 (en) 1991-10-30
US5041795A (en) 1991-08-20
DE69025398T2 (de) 1996-09-05

Similar Documents

Publication Publication Date Title
JPS62222704A (ja) 広帯域帰還増幅器
US4918399A (en) Common mode sensing and control in balanced amplifier chains
JPH0414903A (ja) 3端子演算増幅器
EP1444777B1 (en) A power amplifier module with distortion compensation
US7471150B2 (en) Class AB folded cascode stage and method for low noise, low power, low-offset operational amplifier
US4835487A (en) MOS voltage to current converter
JPH0354387B2 (ja)
JPH0666609B2 (ja) 集積回路
US4661978A (en) Subscriber line interface circuit having an impedence synthesizer
EP0475507B1 (en) Amplifier arrangement
JPS63185107A (ja) 電圧制御型電流源
Lee Low-voltage op amp design and differential difference amplifier design using linear transconductor with resistor input
US6275102B1 (en) Distortion correction loop for amplifier circuits
JPH06507286A (ja) 広帯域相互コンダクタンス発生器
JPH04369105A (ja) 増幅器
JP3250884B2 (ja) 演算増幅器
JPS62149256A (ja) イメ−ジセンサ信号読出回路
US6281750B1 (en) Transistor amplifier
JP3733215B2 (ja) 増幅回路
Bowers et al. The operational conveyor amplifier-a new circuit design block
JP3406813B2 (ja) 非線形歪み補正機能を有する半導体集積回路
JP3352104B2 (ja) カレントミラー回路
JP2963933B2 (ja) 演算増幅回路
JPH01321708A (ja) カレントミラー回路
JPH0440108A (ja) オフセットキャンセル回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090130

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090130

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100130

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100130

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110130

Year of fee payment: 16

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110130

Year of fee payment: 16