JPH0414864A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0414864A JPH0414864A JP11816790A JP11816790A JPH0414864A JP H0414864 A JPH0414864 A JP H0414864A JP 11816790 A JP11816790 A JP 11816790A JP 11816790 A JP11816790 A JP 11816790A JP H0414864 A JPH0414864 A JP H0414864A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- boron
- implanted
- resist
- channel stopper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 title claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052796 boron Inorganic materials 0.000 claims abstract description 24
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 238000002955 isolation Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 abstract description 9
- 238000007254 oxidation reaction Methods 0.000 abstract description 9
- 150000004767 nitrides Chemical class 0.000 abstract description 7
- 238000010521 absorption reaction Methods 0.000 abstract 1
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 108091006146 Channels Proteins 0.000 description 16
- 238000010586 diagram Methods 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- FLKYBGKDCCEQQM-WYUVZMMLSA-M cefazolin sodium Chemical compound [Na+].S1C(C)=NN=C1SCC1=C(C([O-])=O)N2C(=O)[C@@H](NC(=O)CN3N=NN=C3)[C@H]2SC1 FLKYBGKDCCEQQM-WYUVZMMLSA-M 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
Landscapes
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
口産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に半導体基板
上の電気的分離領域へ不純物が注入されたンリフン基板
領域（以後、チャネルストッパー領域と称す）の製造方
法に関する。
上の電気的分離領域へ不純物が注入されたンリフン基板
領域（以後、チャネルストッパー領域と称す）の製造方
法に関する。
口従来の技術〕
トランジスタサイズの縮小による集積度の向上に伴い、
各トランジスタ間の素子分離領域も縮小される。この素
子分離領域が縮まると各トランジスタ間の拡散層間でパ
ンチスルーが生じやすくなる。そのため、素子分離領域
に形成されたフィールド酸化膜下のチャネルスト、パー
領域には不純物濃度がシリコン基板より高いチャネルス
トップ層が形成されている。
各トランジスタ間の素子分離領域も縮小される。この素
子分離領域が縮まると各トランジスタ間の拡散層間でパ
ンチスルーが生じやすくなる。そのため、素子分離領域
に形成されたフィールド酸化膜下のチャネルスト、パー
領域には不純物濃度がシリコン基板より高いチャネルス
トップ層が形成されている。
従来のチャネルストップ層の製造方法をＢｉ−０ＭＯ３
素子の場合を例に取り第３図を用いて説明する。
素子の場合を例に取り第３図を用いて説明する。
まず、１０１４〜１０ ”ａｔｏｍ／ａＡの不純物濃度
を有する低濃度Ｐ型の単結晶シリコン基板３０１表面に
不純物濃度が１ ｘ １ ｏ ２１ｃｍ−３程度のｎ＋
埋込み層とｌ Ｘ １０ ”’ａｍ−３程度のＰ−理込
み層３０３をイオン注入によって形成した後、通常のエ
ピタキシャル技術を用いて、膜厚１μｍ程度のｎ型エピ
タキシャル層３０４を形成する（図３．ａ）。
を有する低濃度Ｐ型の単結晶シリコン基板３０１表面に
不純物濃度が１ ｘ １ ｏ ２１ｃｍ−３程度のｎ＋
埋込み層とｌ Ｘ １０ ”’ａｍ−３程度のＰ−理込
み層３０３をイオン注入によって形成した後、通常のエ
ピタキシャル技術を用いて、膜厚１μｍ程度のｎ型エピ
タキシャル層３０４を形成する（図３．ａ）。
次に前記エピタキシャル層３０４表面に５００人程鹿の
熱酸化膜３０５を形成した後、通常のフォトリソグラフ
ィー技術を用いてＰ型つエルヲ形成する領域が開孔する
ようにレジスト３０６をパターニングした後ボロンをイ
オン注入する（図３、ｂ）。
熱酸化膜３０５を形成した後、通常のフォトリソグラフ
ィー技術を用いてＰ型つエルヲ形成する領域が開孔する
ようにレジスト３０６をパターニングした後ボロンをイ
オン注入する（図３、ｂ）。
次に２０００人程度０窒化膜３０７を成長した後、トラ
ンジスタの活性領域が残るようにレジスト３０８をパタ
ーニングして、通常のドライエ、ツチング技術を用いて
窒化膜３０７を除去する。ここで、ｎ型ウェル領域の拡
散層間とノくイポーラとグラフトベースとｎ型ウェル間
の素子分離耐性を保つために、全面にリン（以後Ｇｅｌ
ンと称す）を注入してｎ型ウェル領域とノくイポーラ領
域にチャネルストッパ層３０９が形成される（図３゜Ｃ
）。
ンジスタの活性領域が残るようにレジスト３０８をパタ
ーニングして、通常のドライエ、ツチング技術を用いて
窒化膜３０７を除去する。ここで、ｎ型ウェル領域の拡
散層間とノくイポーラとグラフトベースとｎ型ウェル間
の素子分離耐性を保つために、全面にリン（以後Ｇｅｌ
ンと称す）を注入してｎ型ウェル領域とノくイポーラ領
域にチャネルストッパ層３０９が形成される（図３゜Ｃ
）。
続いて、Ｐ型ウェル領域が開孔するようにレジスト３１
０をパターニングして、Ｐ型つェル内のチャネルストッ
パー領域ヘボロンを注入してＰ型つェル内にもチャネル
ストッパ層３１１を形成する（図３．ｄ）。
０をパターニングして、Ｐ型つェル内のチャネルストッ
パー領域ヘボロンを注入してＰ型つェル内にもチャネル
ストッパ層３１１を形成する（図３．ｄ）。
続いて、プラズマを用いたレジスト剥離装置を用いて、
レジスト３０８と３１０を剥離した後、６０００人程度
０熱酸化膜３１２（以後、フィールド酸化膜と称する）
を形成する（図３．ｅ）。
レジスト３０８と３１０を剥離した後、６０００人程度
０熱酸化膜３１２（以後、フィールド酸化膜と称する）
を形成する（図３．ｅ）。
次に、Ｎ型ウェル領域が開孔するようにフォトリソグラ
フィー技術を用いてレジスト３１３をパターニングし、
ｎ型ウェルを形成するためのリン（ＧＰＨ注入と称する
）を注入してｎ型ウェル３１４を形成すると同時に■ア
制御用のボロンを注入する（図３．ｆ）。
フィー技術を用いてレジスト３１３をパターニングし、
ｎ型ウェルを形成するためのリン（ＧＰＨ注入と称する
）を注入してｎ型ウェル３１４を形成すると同時に■ア
制御用のボロンを注入する（図３．ｆ）。
この工程以後は通常のＢｉ−０ＭＯ８製造方法を用いて
所定のＢ ｉ −ＣＭＯＳ素子を形成している（図３１
ｇ）。
所定のＢ ｉ −ＣＭＯＳ素子を形成している（図３１
ｇ）。
従来のプロセスでは、チャネルスト４２ノ々−層ヲ形成
するボロンはフィールド酸化膜前ンこ注入するため、フ
ィールド酸化時に酸化膜中ヘポロンカー取り込まれるた
め図４．１に示すようにボロン注入直後のホロン分布は
大幅にそのピークが減少する。
するボロンはフィールド酸化膜前ンこ注入するため、フ
ィールド酸化時に酸化膜中ヘポロンカー取り込まれるた
め図４．１に示すようにボロン注入直後のホロン分布は
大幅にそのピークが減少する。
その結果として打ち込んだボロンのｌＯ％程度しか有効
化できない。
化できない。
Ｐウェルの素子分離耐性をＩＯＶ以上得るンこは、酸化
膜に吸収されるボロンを見こんで５Ｅ１３ｃｍ−２程度
の高いドーズ量でボロン注入を行う必要力ｔあるが、こ
のような２Ｅ１３ｃｍ−”以上の高し・ドーズ量でホロ
ンをイオン注入すると、シリコン基板表面近傍に結晶欠
陥が多く発生し、拡散層間のリーク電流が増加するとい
う問題点があった。
膜に吸収されるボロンを見こんで５Ｅ１３ｃｍ−２程度
の高いドーズ量でボロン注入を行う必要力ｔあるが、こ
のような２Ｅ１３ｃｍ−”以上の高し・ドーズ量でホロ
ンをイオン注入すると、シリコン基板表面近傍に結晶欠
陥が多く発生し、拡散層間のリーク電流が増加するとい
う問題点があった。
本発明の製造方法は、フィールド酸化後ｔこフィールド
酸化膜を介してシリコン基板にウェルと同一導電型の不
純物を注入してチャネルストッパ層を形成する工程を含
んでいることを特長としている。
酸化膜を介してシリコン基板にウェルと同一導電型の不
純物を注入してチャネルストッパ層を形成する工程を含
んでいることを特長としている。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の縦断面図である。
本実施例はＰ型ウェル領域へ高エネルギーでチャネルス
トップのボロンをフィールド酸化後に注入する例である
。従来プロセスではフィールド酸化前にチャネルストッ
プボロンを注入していたため、注入不純物の９０％近く
はフィールド酸化膜に吸収されてしまうが、本発明はフ
ィールド酸化後にボロンを注入するため、フィールド酸
化膜には吸収されず、注入する不純物を減らすことがで
きる効果がある。
トップのボロンをフィールド酸化後に注入する例である
。従来プロセスではフィールド酸化前にチャネルストッ
プボロンを注入していたため、注入不純物の９０％近く
はフィールド酸化膜に吸収されてしまうが、本発明はフ
ィールド酸化後にボロンを注入するため、フィールド酸
化膜には吸収されず、注入する不純物を減らすことがで
きる効果がある。
本実施例はｎ型ウェルのチャネルストッパー層を形成す
る工程（３，ｃ）までは従来の製造方法と同じである。
る工程（３，ｃ）までは従来の製造方法と同じである。
続いてレジス）３０８を剥離した後６０００人程度０熱
酸化膜１０７を形成する。
酸化膜１０７を形成する。
その後、トランジスタの活性領域を覆っていた窒化膜３
０７を除去する（図１、ａ）。
０７を除去する（図１、ａ）。
次にＰ型ウェル領域が開孔するようにレジスト１０８を
パターニングし、ボロンを２５０ ｋｅＶ程度の加速エ
ネルギーで１Ｅ１３ｃｆｆｌ程度注入する（図１．ｂ）
。
パターニングし、ボロンを２５０ ｋｅＶ程度の加速エ
ネルギーで１Ｅ１３ｃｆｆｌ程度注入する（図１．ｂ）
。
この工程以降は再び通常のＢｉ−０ＭＯ８製造工程を用
いて所定のＢｉ−０ＭＯ８素子を形成する。
いて所定のＢｉ−０ＭＯ８素子を形成する。
第２の実施例の縦断面図を第２図に示す。
第２の実施例では、ＧＲボロンと同様にＧＲゾリンフィ
ールド酸化後にマスクを用いて注入しているため、ＧＲ
ゾリンＧＲボロンは独立にドーズ量を決められるという
効果がある。
ールド酸化後にマスクを用いて注入しているため、ＧＲ
ゾリンＧＲボロンは独立にドーズ量を決められるという
効果がある。
本実施例では熱酸化膜３０５を２００人程変形成した後
、窒化膜３０７を２０００人程度形成してトランジスタ
の活性領域が残るようにパターニングするまでは従来の
製造方法と同じである。
、窒化膜３０７を２０００人程度形成してトランジスタ
の活性領域が残るようにパターニングするまでは従来の
製造方法と同じである。
この後、レジスト３０８を剥離して、６０００人程度０
熱酸化膜２０６を形成する。この後窒化膜３０７を除去
する（図２．ａ）。
熱酸化膜２０６を形成する。この後窒化膜３０７を除去
する（図２．ａ）。
次に、Ｐ型ウェル領域が開孔するようにレジスト２０７
をパターニングした後、ボロンを２５０ｋｅＶ程度の加
速エネルギーでＩＥ１３ｃｍ−２程度注大してフィール
ド酸化膜２０６の下にチャネルストッパ層２０８を形成
する。
をパターニングした後、ボロンを２５０ｋｅＶ程度の加
速エネルギーでＩＥ１３ｃｍ−２程度注大してフィール
ド酸化膜２０６の下にチャネルストッパ層２０８を形成
する。
続けて、１５ｋｅＶ程度の加速エネルギーでゲートボロ
ンの注入を行なった後、レジスト２０７を剥離する。次
にＰ型ウェル領域が残るようにレジスト２０９をパター
ニングして加速エネルギ−５００ｋｅＶ程度で６Ｅ１２
ｃｍ−’ぐらいリン注入を行う。これにより、ｎ型ウェ
ルとバイポーラ部のフィールド酸化ＷＸ ２０６下にチ
ャネルストッパ層２１０を形成する（図２．ｃ）。
ンの注入を行なった後、レジスト２０７を剥離する。次
にＰ型ウェル領域が残るようにレジスト２０９をパター
ニングして加速エネルギ−５００ｋｅＶ程度で６Ｅ１２
ｃｍ−’ぐらいリン注入を行う。これにより、ｎ型ウェ
ルとバイポーラ部のフィールド酸化ＷＸ ２０６下にチ
ャネルストッパ層２１０を形成する（図２．ｃ）。
この工程（図２．ｃ）以降は従来の製造方法を用いて所
定のＢｉ−０ＭＯ８素子が完成する。
定のＢｉ−０ＭＯ８素子が完成する。
以上説明したように本発明は、フィールド酸化工程の後
にチャネルストッパーのボロンを注入することにより、
酸化膜中にボロンが吸収されるのを防ぎ、その結果とし
てイオン注入のドーズ量を下げることができる。
にチャネルストッパーのボロンを注入することにより、
酸化膜中にボロンが吸収されるのを防ぎ、その結果とし
てイオン注入のドーズ量を下げることができる。
図４．（ｂ）に本発明の製造方法を用いたフィールド酸
化膜下のボロン濃度の分布を示す。従来は５ Ｅ １０
”ａｎ−２程度必要たったＧＲポロンのドース量をＩ
Ｅ １０１３ｃｍ−２程度まで下げることができる。
化膜下のボロン濃度の分布を示す。従来は５ Ｅ １０
”ａｎ−２程度必要たったＧＲポロンのドース量をＩ
Ｅ １０１３ｃｍ−２程度まで下げることができる。
さらに本製造方法では厚い酸化膜を介してチャネルスト
ッパの不純物を注入するため、注入時にシリコン基板に
加わるストレスが緩和でき、注入時に発生する結晶欠陥
を低減できることから、拡散層間に流れるリーク電流を
減らすことかできる。
ッパの不純物を注入するため、注入時にシリコン基板に
加わるストレスが緩和でき、注入時に発生する結晶欠陥
を低減できることから、拡散層間に流れるリーク電流を
減らすことかできる。
本発明をＢｉ−０ＭＯ８素子の製造工程に適応すれば、
Ｐ型チャネルストッパ領域に注入されたＧＲゾリン打ち
返すＧＲボロンのドーズ量がフィールド酸化膜に吸収さ
れず、ｎ！及びＰ型チャネルストッパ層の不純物濃度を
従来より５倍近く高められ、その結果としてバイポーラ
と０ＭＯ８領域の各素子分離域を同時に縮小できる効果
がある。
Ｐ型チャネルストッパ領域に注入されたＧＲゾリン打ち
返すＧＲボロンのドーズ量がフィールド酸化膜に吸収さ
れず、ｎ！及びＰ型チャネルストッパ層の不純物濃度を
従来より５倍近く高められ、その結果としてバイポーラ
と０ＭＯ８領域の各素子分離域を同時に縮小できる効果
がある。
第１図（ａ）、 （ｂ）は本発明の実施例１の製造方法
の縦断面図、第２図（ａ）〜（ｃ）は本発明の実施例２
の製造方法の縦断面図、第３図（ａ）〜（ｇ）は従来の
技術を説明するための図、第４図（ａ）は従来のフィー
ルド酸化膜下のボロン濃度分布図、第４図（ｂ）は本発
明のフィールド酸化膜下のボロン濃度分布図である。 １０１．２０１，３０１・・・・・・シリコン基板、１
０２゜２０２．３０２・・・・・・Ｎ″′′埋込、１０
３，２０３゜３０３・・・・Ｐ＋埋込み層、１０４，２
０４，３０４・・・ｎ型エピタキシャル層、１０５，２
０５・・・・・・Ｐ型ウェル、１０６，２１０，３０９
・・・・ｎ型チャネルストッパ層、１０７，２０６，３
０５，３１２・・・・・・熱酸化膜、１０８，２０７，
２０９，３０６゜３０８ 、 ３１０−−・−・Ｌ’レ
ジスト１０９，２０８゜３１１・・・・・・Ｐ型チャネ
ルストッパ層、３０７・旧・窒化膜。 代理人 弁理士 内 原 晋 第 図 ＣｒＲＰ’／ｘ 第 図
の縦断面図、第２図（ａ）〜（ｃ）は本発明の実施例２
の製造方法の縦断面図、第３図（ａ）〜（ｇ）は従来の
技術を説明するための図、第４図（ａ）は従来のフィー
ルド酸化膜下のボロン濃度分布図、第４図（ｂ）は本発
明のフィールド酸化膜下のボロン濃度分布図である。 １０１．２０１，３０１・・・・・・シリコン基板、１
０２゜２０２．３０２・・・・・・Ｎ″′′埋込、１０
３，２０３゜３０３・・・・Ｐ＋埋込み層、１０４，２
０４，３０４・・・ｎ型エピタキシャル層、１０５，２
０５・・・・・・Ｐ型ウェル、１０６，２１０，３０９
・・・・ｎ型チャネルストッパ層、１０７，２０６，３
０５，３１２・・・・・・熱酸化膜、１０８，２０７，
２０９，３０６゜３０８ 、 ３１０−−・−・Ｌ’レ
ジスト１０９，２０８゜３１１・・・・・・Ｐ型チャネ
ルストッパ層、３０７・旧・窒化膜。 代理人 弁理士 内 原 晋 第 図 ＣｒＲＰ’／ｘ 第 図
Claims (1)
- 【特許請求の範囲】 １、半導体基板上の電気的分離領域に、素子分離として
作用する熱酸化膜を形成する工程の前に前記電気的分離
領域全域に第１の不純物を注入する工程と、前記電気的
分離領域に素子分離として作用する熱酸化膜を形成した
後、前記熱酸化膜及びトランジスタ活性領域の熱酸化膜
を介して第２の不純物とシリコン基板へ注入する工程と
を有することを特徴とする半導体装置の製造方法。 ２、前記第１の不純物がリンであり、前記第２の不純物
がボロンであることを特徴とする請求項１記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2118167A JP3064330B2 (ja) | 1990-05-08 | 1990-05-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2118167A JP3064330B2 (ja) | 1990-05-08 | 1990-05-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0414864A true JPH0414864A (ja) | 1992-01-20 |
| JP3064330B2 JP3064330B2 (ja) | 2000-07-12 |
Family
ID=14729776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2118167A Expired - Lifetime JP3064330B2 (ja) | 1990-05-08 | 1990-05-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3064330B2 (ja) |
-
1990
- 1990-05-08 JP JP2118167A patent/JP3064330B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3064330B2 (ja) | 2000-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4554726A (en) | CMOS Integrated circuit technology utilizing dual implantation of slow and fast diffusing donor ions to form the n-well | |
| JPH07123141B2 (ja) | 放射線硬化の高速低リークｃｍｏｓ／ｓｏｉ装置の製造方法 | |
| JPH0576190B2 (ja) | ||
| JP2521611B2 (ja) | ツインウェルを有するｃｍｏｓの製造方法 | |
| JPS63305546A (ja) | 半導体集積回路装置の製造方法 | |
| JPH02264464A (ja) | 半導体装置およびその製造方法 | |
| JP2727552B2 (ja) | 半導体装置の製造方法 | |
| KR0154292B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JPH0272661A (ja) | 半導体装置の製造方法 | |
| JPH0414864A (ja) | 半導体装置の製造方法 | |
| JPH07201844A (ja) | 半導体集積回路の形成方法 | |
| JP3101516B2 (ja) | 半導体装置の製造方法 | |
| JP3057692B2 (ja) | 半導体装置の製造方法 | |
| JPH08227936A (ja) | 半導体装置及びその製造方法 | |
| EP0123384A1 (en) | Complementary insulated gate field effect integrated circuit structure and process for fabricating the structure | |
| JPH0316150A (ja) | 半導体素子の製造方法 | |
| JPH03227055A (ja) | 半導体装置の製造方法 | |
| JPH09223747A (ja) | 半導体装置の製造方法 | |
| KR100297104B1 (ko) | 반도체소자의제조방법 | |
| JP2820284B2 (ja) | 半導体装置の製造方法 | |
| JP2571449B2 (ja) | バイポーラｉｃの製造方法 | |
| KR950024298A (ko) | 반도체장치 매몰층 제조 방법 | |
| JPS63232456A (ja) | 半導体装置 | |
| JPH08335628A (ja) | 半導体装置の製造方法 | |
| JPS63164313A (ja) | 半導体装置の製造方法 |