JPH09223747A

JPH09223747A - 半導体装置の製造方法

Info

Publication number: JPH09223747A
Application number: JP8030302A
Authority: JP
Inventors: Kaori Akamatsu; かおり赤松
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1996-02-19
Filing date: 1996-02-19
Publication date: 1997-08-26

Abstract

(57)【要約】【課題】熱拡散工程を用いることなく、リトログレー
ドｎとｐ両ウエル及びしきい電圧制御を１つのレジスト
パターンで形成することができ極めて高精度で高密度な
パターン形成を可能とし、かつラッチアップ耐性及びノ
イズ耐性の高いＣＭＯＳを提供することを目的とする。【解決手段】保護酸化膜上に絶縁分離膜の一部を含ん
でフォトレジストを堆積し、その上からｎウエル形成の
ためのリンを注入し、ｐウエルと高濃度ｐ埋め込み層形
成のためのボロンを注入し、さらにｐウエルと高濃度ｐ
埋め込み層を高濃度に連続して形成させるためにｐウエ
ルと高濃度ｐ埋め込み層よりも深くボロンを注入する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は相補型半導体装置の
微細化を進める上で複雑化する製造プロセス工程を簡略
化するとともに、顕在化するＣＭＯＳラッチアップ耐性
やノイズ耐性を向上した高密度で高速な相補型集積回路
に関するものである。

【０００２】

【従来の技術】超集積回路装置いわゆるＶＬＳＩにおい
て、高いノイズマージンならびに低消費電力の要請から
ＣＭＯＳ技術の重要性が増している。しかしながら、微
細化に伴い構成要素である２つのトランジスタ、すなわ
ちｎ−チャネルＭＯＳＦＥＴおよびｐ−チャネルＭＯＳ
ＦＥＴの隣接部分での寄生サイリスタ動作によって引き
起こされるＣＭＯＳラッチアップ現象や動作トランジス
タが他のトランジスタに及ぼすノイズの影響が重要な問
題となってきている。そこで、この解決のために種々の
構造ならびに製造方法が提案されている。

【０００３】その１つとして例えば、ユー、エス、ピ
ー、パテントナンバー５，１６０，９９６（ＵＳＰＮ
ｏ．５，１６０，９９６）にＳ．Ｏｄａｎａｋａ等によ
って提案されている構造について図５を参照しながら説
明する。

【０００４】図５において、絶縁分離層１１直下に、高
濃度で浅い第１導電型（ここではｐ型）のウエル２と第
２導電型（ここではｎ型）のウエル１を自己整合的に形
成することによって、チャネルストップのための製造プ
ロセスを省略して、絶縁分離を達成することができる。
そして上記の構成により、第１導電型と第２導電型トラ
ンジスタの間隔を縮小することが容易になる。

【０００５】また、第２導電型のウエル１が高濃度の第
１導電型のウエル２にて囲まれた構造となっているた
め、第２導電型ウエル１から半導体基板の下方ならびに
横方向に注入されるラッチアップのトリガー電流を効率
的に吸収することができ、ラッチアップ耐性を向上させ
ている。

【０００６】さらにこの構造は、第１導電型の半導体基
板と、一部がこの半導体基板表面より突出した絶縁分離
層を形成する分離工程と、この絶縁分離層の一部を含ん
で前記半導体基板上に選択的にフォトレジストパターン
を形成するパターン工程と、このフォトレジストパター
ンを用いて第１導電型のイオン種ならびに第２導電型イ
オン種を注入する注入工程を有し、この注入工程により
前記フォトレジストパターンで覆われていない前記半導
体基板内の上層部には第２導電型の領域を形成し、ま
た、前記第１導電型のイオン種の注入工程により前記第
２導電型の領域の下層部ならびに前記フォトレジストパ
ターンで覆われた前記半導体基板内の上層部に第１導電
型の領域を形成することによって製造することができ
る。

【０００７】このように、ＣＭＯＳ構造のラッチアップ
耐性やノイズ耐性を向上するための、ＣＭＯＳ構造を形
成するウエル及び基板内の高濃度層形成と、その製造方
法が提案されている。

【０００８】

【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体装置の製造方法では、やはり十分ではな
い。というのも、高密度化やラッチアップ耐性の向上と
ともに、半導体製造においては製造プロセスの簡素化、
および製造プロセスの低価格化も重要な問題であるため
である。

【０００９】一方、ＵＳＰＮｏ．５，１６０，９９６に
よれば、半導体基板と、一部がこの半導体基板表面より
突出した絶縁分離層を形成する分離工程と、この絶縁分
離層の一部を含んで前記半導体基板に選択的にフォトレ
ジストパターンを形成するパターン工程と、このフォト
レジストパターンを用いて第１導電型のイオン種ならび
に第２導電型のイオン種を注入する注入工程を有し、こ
の注入工程により前記フォトレジストパターンで覆われ
ていない前記半導体基板内の上層部には第１導電型の領
域を形成し、また、前記第２導電型のイオン種の注入工
程により前記第１導電型の領域の下部層ならびに前記フ
ォトレジストパターンで覆われた前記半導体基板内の上
層部に第２導電型の領域を形成し、この第２導電型領域
が前記絶縁分離層の下部層で基板濃度よりも高い濃度に
て連続して形成されるような製造方法が提案されている
が、この製造方法では１つのレジストパターンでリトロ
グレードｎとｐ両ウエルを形成することは可能である
が、ｎとｐ両Ｖｔ制御用イオン注入には各々さらなるレ
ジストパターン工程を必要とすることになる。

【００１０】また、高エネルギーイオン注入技術の開発
により、これまでウエル形成に必要であったウエル形成
のための長時間の熱拡散工程が低価格化を進める上で省
略されるようになっている。ウエル形成のための長時間
の熱拡散工程を用いずに１つのレジストパターンでリト
ログレードｎとｐ両ウエルを形成した構造を図６に示
す。ウエル形成のための長時間の熱拡散工程が省略され
ると１つのフォトレジストパターンによって第１導電型
のウエルの形成、ならびに第２導電型のウエルと第１導
電型のウエルの下部の第２導電型埋め込み層をそれぞれ
独立に形成することはできても、第２導電型のウエルと
第１導電型のウエルの下部の埋め込み層を第１導電型の
ウエルを囲んで高濃度に連続的に形成するには困難をき
たしている。フォトレジストパターンを薄く形成して、
第１導電型のウエルを囲んで第２導電型のウエルと第１
導電型のウエルの下部の第２導電型埋め込み層を高濃度
に連続的に形成する構造を図７に示す。第１導電型のウ
エルが浅く、ラッチアップ耐性の劣化が懸念される。

【００１１】そこで本発明はこのような従来の製造方法
が有する問題点に鑑みてなされたもので、相補型半導体
装置の製造方法を提案することを目的とする。

【００１２】

【課題を解決するための手段】本発明は上記目的を達成
するために、半導体基板に、絶縁分離層を選択的に形成
する工程と、前記半導体基板全面に高エネルギーで第２
導電型の埋め込み層をイオン注入する工程と、前記半導
体基板に第１と第２の保護膜からなる多層膜を選択的に
形成するパターン工程と、前記多層膜をマスクとして第
１導電型のイオン種をイオン注入し前記半導体基板全面
に形成された第２導電型の埋め込み層よりも浅く第１導
電型のウエルを形成する工程と、前記第２の保護膜を除
去する工程と、前記第１の保護膜で覆われた前記半導体
基板内には第２導電型のウエルを形成し、前記第１の保
護膜で覆われていない前記半導体基板内には前記第１導
電型のウエルや前記半導体基板全面に形成された第２導
電型の埋め込み層よりも深い第２導電型の埋め込み層を
形成し、前記第２導電型のウエルと前記深い第２導電型
の埋め込み層が前記半導体基板全面に形成された第２導
電型の埋め込み層を介して前記絶縁分離層の直下で前記
第１導電型のウエルを取り囲んで高濃度にて連続して形
成される第２導電型のイオン種をイオン注入する工程
と、前記第１の保護膜をマスクとして第１導電型ウエル
の上層部でしきい電圧制御用のイオン種の１部を前記第
１導電型のウエルの上層部で低エネルギーでイオン注入
する工程と、前記第１の保護膜を除去する工程と、再び
半導体基板全面に第２導電型ウエルの上層部でしきい電
圧制御用のイオン種を低エネルギーでイオン注入する工
程を備え、第１導電型ウエルの上層部では第１の保護膜
除去前に注入した低エネルギーイオン注入と第１の保護
膜除去後に注入した低エネルギーイオン注入とを合わせ
てしきい電圧制御ができ、１回の保護膜パターン形成に
より、熱拡散工程を用いずに、第１導電型及び、第２導
電型の電界効果型トランジスタのウエル及びチャネル領
域を形成する半導体装置の製造方法とする。

【００１３】絶縁分離層の一部を含んで保護膜を半導体
基板に堆積、パターン形成することによって、軽いイオ
ン種の高エネルギーイオン注入で半導体基板に深さの違
うウエルと埋め込み層を同時に形成することができ、前
記保護膜をマスクとしてしきい電圧制御用イオン注入工
程までを１つのパターン形成によって連続して行なうこ
とができる。

【００１４】また、第１導電型のウエルが浅い場合で
も、第２導電型のウエルを前記保護膜の厚みを調整する
ことで十分深くすることが可能で、その場合でも熱拡散
工程を用いずに、前記第１導電型のウエルと第２導電型
のウエル直下の第１導電型の埋め込み層を高濃度に連続
的に形成することができる。

【００１５】

【発明の実施の形態】以下、本発明の発明の実施の形態
について説明するが、まず本発明の４つの特徴点につい
て説明する。

【００１６】（実施の形態１）本発明の半導体装置の製
造方法の特徴的な第１点目は、保護酸化膜上に絶縁分離
膜の一部を含んでフォトレジストを堆積し、その上から
ｎウエル形成のためのリンを注入し、ｐウエルと高濃度
ｐ埋め込み層形成のためのボロンを注入することと、さ
らにｐウエルと高濃度ｐ埋め込み層を高濃度に連続して
形成させるためにｐウエルと高濃度ｐ埋め込み層よりも
深くボロンを注入することにある。フォトレジスト堆積
膜によって重いイオンのリンは完全に阻止されｎウエル
が選択的に形成され、軽いイオンのボロンは貫通しフォ
トレジストが堆積している領域と堆積していない領域と
で深さの異なるｐ導電型領域を低濃度基板に形成する
が、ｎウエルを十分深く形成するために、フォトレジス
トが堆積していない領域のボロン埋め込み層を深く形成
しても、深さの異なるｐ導電型領域を高濃度に連続して
形成させｎウエルを囲むように形成でき、ｎウエルとｐ
ウエルは自己整合的に形成されることが可能となる。

【００１７】本発明の半導体装置の製造方法の特徴的な
第２点目は、後に形成するｐウエルとｎウエル下部の高
濃度ｐ埋め込み層を高濃度に連続して形成させる深い埋
め込み層を形成するためのボロンを全面に注入し、保護
酸化膜上に絶縁分離膜の一部を含んでフォトレジストを
堆積し、その上から前記埋め込み層よりも浅いｎウエル
形成のためのリンを注入し、さらにｐウエルと高濃度ｐ
埋め込み層形成のためのボロンを注入することにある。
フォトレジスト堆積膜によって重いイオンのリンは完全
に阻止されｎウエルが選択的に形成され、軽いイオンの
ボロンは貫通しフォトレジストが堆積している領域と堆
積していない領域とで深さの異なるｐ導電型領域を低濃
度基板に形成するが、ｎウエルを十分深く形成するため
に、フォトレジストが堆積していない領域のボロン埋め
込み層を深く形成しても、はじめに全面に形成した埋め
込み層が深さの異なるｐ導電型領域を高濃度に連続して
形成させｎウエルを囲むように形成でき、ｎウエルとｐ
ウエルは自己整合的に形成されることが可能となる。

【００１８】本発明の半導体装置の製造方法の特徴的な
第３点目は、保護酸化膜上に絶縁分離膜の一部を含んで
容易に除去可能な保護膜とフォトレジストを３重に堆積
し、その上からｎウエル形成のためのリンを注入し、次
にフォトレジストのみ除去してから、ｐウエルと高濃度
ｐ埋め込み層形成のためのボロンを注入することと、さ
らにｐウエルと高濃度ｐ埋め込み層を高濃度に連続して
形成させるためにｐウエルと高濃度ｐ埋め込み層よりも
深くボロンを注入することにある。３重積層膜によって
重いイオンのリンは完全に阻止されｎウエルが選択的に
形成され、２重積層膜によって軽いイオンのボロンは貫
通し積層膜が堆積している領域と堆積していない領域と
で深さの異なるｐ導電型領域を低濃度基板に形成する
が、ｎウエルを十分深く形成するために、積層膜が堆積
していない領域のボロン埋め込み層を深く形成しても、
深さの異なるｐ導電型領域を高濃度に連続して形成させ
ｎウエルの直下を囲むように形成でき、ｎウエルとｐウ
エルは自己整合的に形成されることが可能となる。

【００１９】本発明の半導体装置の製造方法の特徴的な
第４点目は、後に形成するｐウエルとｎウエル下部の高
濃度ｐ埋め込み層を高濃度に連続して形成させる深い埋
め込み層を形成するためのボロンを全面に注入し、保護
酸化膜上に絶縁分離膜の一部を含んで容易に除去可能な
保護膜とフォトレジストを３重に堆積し、その上から前
記埋め込み層よりも浅いｎウエル形成のためのリンを注
入し、次にフォトレジストのみ除去してから、ｐウエル
と高濃度ｐ埋め込み層形成のためのボロンを注入するこ
とにある。３重積層膜によって重いイオンのリンは完全
に阻止されｎウエルが選択的に形成され、２重積層膜に
よって軽いイオンのボロンは貫通し積層膜が堆積してい
る領域と堆積していない領域とで深さの異なるｐ導電型
領域を低濃度基板に形成するが、ｎウエルを十分深く形
成するために、積層膜が堆積していない領域のボロン埋
め込み層を深く形成しても、はじめに全面に形成した埋
め込み層が深さの異なるｐ導電型領域を高濃度に連続し
て形成させｎウエルの直下を囲むように形成でき、ｎウ
エルとｐウエルは自己整合的に形成されることが可能と
なる。

【００２０】さらに池では本発明の上記した特徴的なこ
とを図１から図４に基づいて説明する。

【００２１】図１及び、図３において、１はｎウエル、
２は高濃度埋め込み層（ｐ＋）、３はｐウエル、４は高
濃度埋め込み層２とｐウエル３を高濃度に連続して形成
させる深い高濃度埋め込み層（ｐ+）、５は低濃度基板
（ｐ型）、６はｐトランジスタしきい電圧制御用ｐ-
層、７はｎトランジスタしきい電圧制御用ｐ-層、８は
注入保護酸化膜、９は保護膜、１０はレジスト、１１は
絶縁分離膜である。

【００２２】まず、図１（ａ）及び（ｂ）に示すよう
に、低濃度基板（ｐ）５を熱酸化することによってイオ
ン注入のための保護酸化膜８を形成する。更に、この酸
化膜上に耐熱性を有し容易に除去可能な保護膜９（例え
ばアンドープトポリシリコン等）をＣＶＤ法によって
０．４μｍ程度堆積させる。次に、この膜上にフォトレ
ジスト１０を１．０μｍ程度塗布した後、若干のテーパ
ーをもたせてアンドープトポリシリコン膜も含めてパタ
ーン出しをする。この後、３層の堆積膜上からｎウエル
１用のリンを加速電圧８００ｋｅＶ、ドーズ量１．３Ｅ
１３／ｃｍ2で、チャネルストップ用のリンを加速電圧4
00keV、ドーズ量3.5E12/cm2で、また、ＰＴＳ用のリン
を加速電圧１８０ｋｅＶ、ドーズ量２Ｅ１２／ｃｍ2で
注入する。

【００２３】次に図１（ｃ）に示すように、最上層のフ
ォトレジスト１０を除去した後に２層の堆積膜上から高
濃度埋め込み層（ｐ＋）２とｐウエル３用のボロンを加
速電圧６００ｋｅＶ、ドーズ量８Ｅ１２／ｃｍ2でウエ
ハ全面に注入する。このとき、アンドープトポリシリコ
ン保護膜９によって覆われている部分には、ｎトランジ
スタのウエル及びｎチャネルストップとしての浅いｐウ
エル３が形成され、同時に、アンドープトポリシリコン
保護膜９によって覆われていない領域はｎウエル１より
も深い高濃度埋め込み層（ｐ+）２が形成される。

【００２４】次に図１（ｄ）に示すように、２層の堆積
膜上から高濃度埋め込み層（ｐ+）２とｐウエル３より
もさらに深く高濃度埋め込み層（ｐ+）２とpウエル３を
高濃度に連続して形成させることのできる深い埋め込み
層（ｐ+）４用のボロンを加速電圧９００ｋｅＶ、ドー
ズ量１Ｅ１３／ｃｍ2で注入する。

【００２５】次に図１（ｅ）に示すように、この状態で
２層の堆積膜上からｐトランジスタしきい電圧制御６用
のボロンを加速電圧２０ｋｅＶ、ドーズ量６Ｅ１１／ｃ
ｍ2で注入する。このボロンはアンドープトポリシリコ
ン保護膜９によって覆われている部分には注入されず、
アンドープトポリシリコン保護膜９によって覆われてい
ない領域にのみ注入される。この時、ｐトランジスタし
きい電圧制御６のドーズ量はこの後に全面注入するｎト
ランジスタしきい電圧制御７用ボロンのドーズ量と足さ
れることを考慮しておく。

【００２６】さらに図１（ｆ）に示すように、アンドー
プトポリシリコン保護膜９を除去した後に保護酸化膜８
上からｎトランジスタしきい電圧制御７用のボロンを加
速電圧２０ｋｅＶ、ドーズ量２．０Ｅ１２／ｃｍ2でウ
エハ全面に注入する。

【００２７】このように、本実施の形態における半導体
装置の製造方法の特徴的なことの１つは、保護酸化膜上
に絶縁分離膜の一部を含んで容易に除去可能な保護膜と
フォトレジストを３重に堆積し、その上からｎウエル形
成のためのリンを注入し、次にフォトレジストのみ除去
してから、ｐウエルと高濃度ｐ埋め込み層形成のための
ボロンを注入すること、さらにｐウエルと高濃度ｐ埋め
込み層を高濃度に連続して形成させるためにｐウエルと
高濃度ｐ埋め込み層よりも深くボロンを注入すること
と、この状態でｐトランジスタしきい電圧制御形成のた
めのボロンを注入し、次に容易に除去可能な保護膜を除
去してから、ｎトランジスタしきい電圧制御形成のため
のボロンを注入することにある。

【００２８】上記のように、３重積層膜によって重いイ
オンのリンは完全に阻止されｎウエルが選択的に形成さ
れ、２重積層膜によって軽いイオンのボロンは貫通し積
層膜が堆積している領域と堆積していない領域とで深さ
の異なるｐ導電型領域を低濃度基板に形成するが、ｎウ
エルを十分深く形成するために、積層膜が堆積していな
い領域のボロン埋め込み層を深く形成しても、深さの異
なるｐ導電型領域を高濃度に連続して形成させｎウエル
の直下を囲むように形成でき、ｎウエルとｐウエルは自
己整合的に形成されることが可能で、ウエルからしきい
電圧制御までを１枚マスクにより形成されることも可能
となる。

【００２９】もう１つの特徴について、図２を参照しな
がら説明する。図２（ａ）は本発明の注入不純物分布の
一例を示す不純物濃度等高線図、図２（ｂ）はｎトラン
ジスタチャネル部の深さ方向一次元不純物分布図、図２
（ｃ）はｎトランジスタチャネルストップ部の深さ方向
一次元不純物分布図、図２（ｄ）はｐトランジスタチャ
ネル部の深さ方向一次元不純物分布図、図２（ｅ）はｐ
トランジスタチャネルストップ部の深さ方向一次元不純
物分布図を示したものである。

【００３０】図２においては、浅いｐウエル３は２．４
Ｅ１７／ｃｍ3のピーク濃度の位置が表面から約０．６
μｍで、深い高濃度埋め込み層（ｐ＋）２は２．５Ｅ１
７／ｃｍ3のピーク濃度の位置が表面から約１．２μｍ
となりピーク位置の差を約０．６μｍとし、高濃度連続
部の濃度も１Ｅ１７／ｃｍ3程度と比較的高濃度にする
ことが可能になっている。また、トランジスタ間のリー
ク電流を抑制するチャネルストップも１．３Ｅ１７／ｃ
ｍ3と高濃度に形成されている。

【００３１】（実施の形態２）本発明の半導体装置の製
造方法の特徴的なことの１つは、保護酸化膜上に絶縁分
離膜の一部を含んで耐熱性を有する容易に除去可能な保
護膜とフォトレジストを３重に堆積し、その上からｎウ
エル形成のためのリンを注入し、次にフォトレジストの
み除去してから、ｐウエルと高濃度ｐ埋め込み層形成の
ためのボロンを注入すること、ｐウエルと高濃度ｐ埋め
込み層を高濃度に連続して形成させるためにｐウエルと
高濃度ｐ埋め込み層よりも深くボロンを注入すること
と、さらにこの状態でウエルのイオン注入による欠陥回
復を図るため９００℃、３０分程度熱処理を行い、この
状態でｐトランジスタしきい電圧制御形成のためのボロ
ンを注入し、次に容易に除去可能な保護膜を除去してか
ら、ｎトランジスタしきい電圧制御形成のためのボロン
を注入することにある。３重積層膜によって重いイオン
のリンは完全に阻止されｎウエルが選択的に形成され、
２重積層膜によって軽いイオンのボロンは貫通し積層膜
が堆積している領域と堆積していない領域とで深さの異
なるｐ導電型領域を低濃度基板に形成するが、ｎウエル
を十分深く形成するために、積層膜が堆積していない領
域のボロン埋め込み層を深く形成しても、深さの異なる
ｐ導電型領域を高濃度に連続して形成させｎウエルの直
下を囲むように形成でき、ｎウエルとｐウエルは自己整
合的に形成されることが可能で、ウエルからしきい電圧
制御までを１枚マスクにより形成されることも可能とな
る。また、しきい電圧制御はウエルの注入欠陥回復のた
めの熱処理の影響を受けることもない。

【００３２】そこで以下では本発明実施の形態２におけ
る半導体装置の製造方法について図３を参照しながら説
明する。

【００３３】まず、図３（ａ）及び（ｂ）に示すよう
に、低濃度基板（ｐ）５を熱酸化することによってイオ
ン注入のための保護酸化膜８を形成する。次に、保護酸
化膜８越しに低濃度基板（ｐ）５の全面に深い埋め込み
層（ｐ+）４用のボロンを加速電圧６００ｋｅＶ、ドー
ズ量２Ｅ１２／ｃｍ2で注入する。更に、この酸化膜上
に耐熱性を有し容易に除去可能な保護膜９をＣＶＤ法に
よって０．４μｍ程度堆積させる。次に、この膜上にフ
ォトレジスト１０を１．０μｍ程度塗布した後、若干の
テーパーをもたせてアンドープトポリシリコン保護膜９
も含めてパターン出しをする。

【００３４】この後、３層の堆積膜上から前記深い埋め
込み層（ｐ+）４よりも浅いnウエル１用のリンを加速電
圧８００ｋｅＶ、ドーズ量１．３Ｅ１３／ｃｍ2で、チ
ャネルストップ用のリンを加速電圧４００ｋｅＶ、ドー
ズ量３．５Ｅ１２／ｃｍ2で、また、ＰＴＳ用のリンを
加速電圧１８０ｋｅＶ、ドーズ量２Ｅ１２／ｃｍ2で注
入する。

【００３５】次に図３（ｄ）に示すように、最上層のフ
ォトレジスト１０を除去した後に２層の堆積膜上から高
濃度埋め込み層（ｐ+）２とpウエル３用のボロンを加速
電圧８００ｋｅＶ、ドーズ量８Ｅ１２／ｃｍ2でウエハ
全面に注入する。このとき、アンドープトポリシリコン
保護膜９によって覆われている部分には、ｎトランジス
タのウエル及びｎチャネルストップとしての浅いｐウエ
ル３が形成され、同時に、アンドープトポリシリコン保
護膜９によって覆われていない領域はｎウエル１よりも
深い高濃度埋め込み層（ｐ+）２が形成される。ｐウエ
ル３と深い高濃度埋め込み層（ｐ+）２は埋め込み層
（ｐ+）４によって、高濃度に連続して形成されてい
る。

【００３６】次に図３（ｅ）に示すように、この状態で
２層の堆積膜上からｐトランジスタしきい電圧制御６用
のボロンを加速電圧２０ｋｅＶ、ドーズ量６Ｅ１１／ｃ
ｍ2で注入する。このボロンはアンドープトポリシリコ
ン保護膜９によって覆われている部分には注入されず、
アンドープトポリシリコン保護膜９によって覆われてい
ない領域にのみ注入される。この時、ｐトランジスタし
きい電圧制御６のドーズ量はこの後に全面注入するｎト
ランジスタしきい電圧制御７用ボロンのドーズ量と足さ
れることを考慮しておく。

【００３７】さらに図３（ｆ）に示すように、アンドー
プトポリシリコン保護膜９を除去した後に保護酸化膜８
上からｎトランジスタしきい電圧制御７用のボロンを加
速電圧２０ｋｅＶ、ドーズ量２．０Ｅ１２／ｃｍ2でウ
エハ全面に注入する。

【００３８】このように、本実施の形態における半導体
装置の製造方法は、後に形成するｐウエルとｎウエル下
部の高濃度ｐ埋め込み層を高濃度に連続して形成させる
深い埋め込み層を形成するためのボロンを全面に注入
し、保護酸化膜上に絶縁分離膜の一部を含んで容易に除
去可能な保護膜とフォトレジストを３重に堆積し、その
上から前記埋め込み層よりも浅いｎウエル形成のための
リンを注入し、次にフォトレジストのみ除去してから、
ｐウエルと高濃度ｐ埋め込み層形成のためのボロンを注
入することと、さらにこの状態でｐトランジスタしきい
電圧制御形成のためのボロンを注入し、次に容易に除去
可能な保護膜を除去してから、ｎトランジスタしきい電
圧制御形成のためのボロンを注入することにある。３重
積層膜によって重いイオンのリンは完全に阻止されｎウ
エルが選択的に形成され、２重積層膜によって軽いイオ
ンのボロンは貫通し積層膜が堆積している領域と堆積し
ていない領域とで深さの異なるｐ導電型領域を低濃度基
板に形成するが、ｎウエルを十分深く形成するために、
積層膜が堆積していない領域のボロンを深く形成して
も、はじめに全面に形成した埋め込み層が深さの異なる
ｐ導電型領域を高濃度に連続して形成させ、ｎウエルの
直下を囲むように形成でき、ｎウエルとｐウエルは自己
整合的に形成されることが可能で、ウエルからしきい電
圧制御までを１枚マスクにより形成されることも可能と
なる。

【００３９】本発明のもう１つの特徴について、図４を
参照しながら説明する。図４（ａ）は本発明の注入不純
物分布の一例を示す不純物濃度等高線図、図４（ｂ）は
ｎトランジスタチャネル部の深さ方向一次元不純物分布
図、図４（ｃ）はｎトランジスタチャネルストップ部の
深さ方向一次元不純物分布図、図４（ｄ）はｐトランジ
スタチャネル部の深さ方向一次元不純物分布図、図４
（ｅ）はｐトランジスタチャネルストップ部の深さ方向
一次元不純物分布図を示したものである。

【００４０】図４においては、浅いｐウエル３は２．１
Ｅ１７／ｃｍ3のピーク濃度の位置が表面から約０．６
μｍで、深い高濃度埋め込み層（ｐ+）２は２．１Ｅ１
７／ｃｍ3のピーク濃度の位置が表面から約１．４μｍ
となりピーク位置の差を約０．８μｍとし、高濃度連続
部の濃度も４Ｅ１６／ｃｍ3程度と比較的高濃度にする
ことが可能になっている。また、トランジスタ間のリー
ク電流を抑制するチャネルストップも１．３Ｅ１７／ｃ
ｍ3と高濃度に形成されている。

【００４１】もう１つの発明の製造方法の特徴的なこと
の１つは、後に形成するｐウエルとｎウエル下部の高濃
度ｐ埋め込み層を高濃度に連続して形成させる深い埋め
込み層を形成するためのボロンを全面に注入し、保護酸
化膜上に絶縁分離膜の一部を含んで耐熱性を有し容易に
除去可能な保護膜とフォトレジストを３重に堆積し、そ
の上から前記埋め込み層よりも浅いｎウエル形成のため
のリンを注入し、次にフォトレジストのみ除去してか
ら、ｐウエルと高濃度ｐ埋め込み層形成のためのボロン
を注入することと、さらにこの状態でウエルのイオン注
入による欠陥回復を図るため９００℃、３０分程度熱処
理を行い、次にｐトランジスタしきい電圧制御形成のた
めのボロンを注入し、耐熱性を有し容易に除去可能な保
護膜を除去してから、ｎトランジスタしきい電圧制御形
成のためのボロンを注入することにある。３重積層膜に
よって重いイオンのリンは完全に阻止されｎウエルが選
択的に形成され、２重積層膜によって軽いイオンのボロ
ンは貫通し積層膜が堆積している領域と堆積していない
領域とで深さの異なるｐ導電型領域を低濃度基板に形成
するが、ｎウエルを十分深く形成するために、積層膜が
堆積していない領域のボロンを深く形成しても、はじめ
に全面に形成した埋め込み層が深さの異なるｐ導電型領
域を高濃度に連続して形成させ、ｎウエルの直下を囲む
ように形成でき、ｎウエルとｐウエルは自己整合的に形
成されることが可能で、ウエルからしきい電圧制御まで
を１枚マスクにより形成されることも可能となる。ま
た、しきい電圧制御はウエルの注入欠陥回復のための熱
処理の影響を受けることもない。

【００４２】

【発明の効果】以上これらはほんの一例に過ぎないが、
本発明の製造方法により、熱拡散工程を用いることな
く、リトログレードｎとｐ両ウエル及びしきい電圧制御
を１つのレジストパターンで形成することができ極めて
高精度で高密度なパターン形成が可能であり、一方のウ
エルを深く形成し他方のウエルは同導電型の高濃度埋め
込み層をウエルと連続的にかつ自己整合的に前記逆導電
型のウエルを取り囲むように形成することができ、ＣＭ
ＯＳラッチアップ耐性及びノイズ耐性の高いＣＭＯＳ構
造を得ることができる。

【００４３】さらに高濃度層の深い領域と浅い領域の深
さを他イオン種の注入条件に無関係に任意にかつ、極め
て容易に制御できるため、集積回路パターンに合わせて
ＣＭＯＳ構造を変えることができ、集積回路のラッチア
ップ耐性及びノイズ耐性を向上させることができる。

【００４４】従って、本発明の相補型半導体装置の製造
方法は、ＣＭＯＳ技術に要求されるラッチアップ耐性及
びノイズ耐性の高い相補型半導体装置を得るためには必
要不可欠なものであり、その工業的価値は極めて大き
い。

【図面の簡単な説明】

【図１】本発明の相補型半導体装置の製造工程断面図

【図２】本発明の相補型半導体装置の注入条件と注入不
純物のプロファイルの一例を示す不純物濃度分布図

【図３】本発明の相補型半導体装置の製造工程断面図

【図４】本発明の相補型半導体装置の注入条件と注入不
純物のプロファイルの一例を示す不純物濃度分布図

【図５】従来の相補型半導体装置の構造断面図

【図６】従来の相補型半導体装置の注入条件と注入不純
物のプロファイルの一例を示す不純物濃度分布図

【図７】従来の相補型半導体装置の注入条件と注入不純
物のプロファイルの一例を示す不純物濃度分布図

【符号の説明】

１ｎウエル２高濃度埋め込み層（ｐ+）３ｐウエル４高濃度埋め込み層２とｐウエル３を高濃度に連続し
て形成させる深い埋め込み層（ｐ+）５低濃度基板（Ｐ）６ｐトランジスタしきい電圧制御ｐ-層７ｎトランジスタしきい電圧制御ｐ-層８保護酸化膜９アンドプートポリシリコン保護膜１０レジスト１１絶縁分離膜１２ｐ+層１３ｎ+層１４ゲート電極１５ゲート酸化膜１６アルミ配線

Claims

【特許請求の範囲】

【請求項１】半導体基板に、絶縁分離層を選択的に形成
する工程と、前記半導体基板に保護膜を選択的に形成す
る工程と、前記保護膜をマスクとして第１導電型のイオ
ン種をイオン注入し第１導電型のウエルを形成する工程
と、前記保護膜で覆われた前記半導体基板内には第２導
電型のウエルを形成し、前記保護膜で覆われていない前
記半導体基板内には前記第１導電型のウエルの下に十分
深い第２導電型の埋め込み層を形成する第２導電型イオ
ン種をイオン注入する工程と、前記第２導電型のウエル
と前記第２導電型の埋め込み層よりも深く前記絶縁分離
層の直下で前記第１導電型のウエルを取り囲んで前記第
２導電型のウエルと前記第２導電型の埋め込み層を高濃
度にて連続して形成させる第２導電型のイオン種をイオ
ン注入する工程を備えた半導体装置の製造方法。
【請求項２】半導体基板に、絶縁分離層を選択的に形成
する工程と、前記半導体基板全面に高エネルギーで第２
導電型の埋め込み層をイオン注入する工程と、前記半導
体基板に保護膜を選択的に形成する工程と、前記保護膜
をマスクとして第１導電型のイオン種をイオン注入し前
記半導体基板全面に形成された第２導電型の埋め込み層
よりも浅く第１導電型のウエルを形成する工程と、前記
保護膜で覆われた前記半導体基板内には第２導電型のウ
エルを形成し、前記保護膜で覆われていない前記半導体
基板内には前記第１導電型のウエルや前記半導体基板全
面に形成された第２導電型の埋め込み層よりも深い第２
導電型の埋め込み層を形成し、前記第２導電型のウエル
と前記深い第２導電型の埋め込み層が前記半導体基板全
面に形成された第２導電型の埋め込み層を介して前記絶
縁分離層の直下で前記第１導電型のウエルを取り囲んで
高濃度に連続して形成される第２導電型のイオン種をイ
オン注入する工程を備えた半導体装置の製造方法。
【請求項３】半導体基板に、絶縁分離層を選択的に形成
する工程と、前記半導体基板に第１と第２の保護膜から
なる多層膜を選択的に形成するパターン工程と、前記多
層膜をマスクとして第１導電型のイオン種をイオン注入
し第１導電型のウエルを形成する工程と、前記第２の保
護膜を除去する工程と、前記第１の保護膜で覆われた前
記半導体基板内には第２導電型のウエルを形成し、前記
第１の保護膜で覆われていない前記半導体基板内には前
記第１導電型のウエルの直下に第２導電型の埋め込み層
を形成する第２導電型イオン種をイオン注入する工程
と、前記第２導電型のウエルと前記第２導電型の埋め込
み層よりも深く前記絶縁分離層の直下で前記第１導電型
のウエルを取り囲んで前記第２導電型のウエルと前記第
２導電型の埋め込み層を高濃度にて連続して形成させる
第２導電型のイオン種をイオン注入する工程を備えた半
導体装置の製造方法。
【請求項４】半導体基板に、絶縁分離層を選択的に形成
する工程と、前記半導体基板全面に高エネルギーで第２
導電型の埋め込み層をイオン注入する工程と、前記半導
体基板に第１と第２の保護膜からなる多層膜を選択的に
形成するパターン工程と、前記多層膜をマスクとして第
１導電型のイオン種をイオン注入し前記半導体基板全面
に形成された第２導電型の埋め込み層よりも浅く第１導
電型のウエルを形成する工程と、前記第２の保護膜を除
去する工程と、前記第１の保護膜で覆われた前記半導体
基板内には第２導電型のウエルを形成し、前記第１の保
護膜で覆われていない前記半導体基板内には前記第１導
電型のウエルや前記半導体基板全面に形成された第２導
電型の埋め込み層よりも深い第２導電型の埋め込み層を
形成し、前記第２導電型のウエルと前記深い第２導電型
の埋め込み層が前記半導体基板全面に形成された第２導
電型の埋め込み層を介して前記絶縁分離層の直下で前記
第１導電型のウエルを取り囲んで高濃度に連続して形成
される第２導電型のイオン種をイオン注入する工程を備
えた半導体装置の製造方法。
【請求項５】半導体基板に、絶縁分離層を選択的に形成
する工程と、前記半導体基板に第１と第２の保護膜から
なる多層膜を選択的に形成するパターン工程と、前記多
層膜をマスクとして第１導電型のイオン種をイオン注入
し第１導電型のウエルを形成する工程と、前記第２の保
護膜を除去する工程と、前記第１の保護膜で覆われた前
記半導体基板内には第２導電型のウエルを形成し、前記
第１の保護膜で覆われていない前記半導体基板内には前
記第１導電型のウエルの直下に第２導電型の埋め込み層
を形成する第２導電型イオン種をイオン注入する工程
と、前記第２導電型のウエルと前記第２導電型の埋め込
み層よりも深く前記絶縁分離層の直下で前記第１導電型
のウエルを取り囲んで前記第２導電型のウエルと前記第
２導電型の埋め込み層を高濃度に連続して形成させる第
２導電型のイオン種をイオン注入する工程と、前記第１
の保護膜をマスクとして低エネルギーでイオン注入する
工程と、前記第１の保護膜を除去する工程と、半導体基
板全面に低エネルギーでイオン注入する工程を備えた半
導体装置の製造方法。
【請求項６】第１の保護膜で覆われた半導体基板内には
第２導電型のウエルを形成し、第１の保護膜で覆われて
いない前記半導体基板内には第１導電型のウエルの直下
に第２導電型の埋め込み層を形成する第２導電型イオン
種をイオン注入する工程と、前記第２導電型のウエルと
前記第２導電型の埋め込み層よりも深く絶縁分離層の直
下で前記第１導電型のウエルを取り囲んで前記第２導電
型のウエルと前記第２導電型の埋め込み層を高濃度に連
続して形成させる第２導電型のイオン種をイオン注入す
る工程の後に、第１の保護膜を残して熱処理する工程を
備えたことを特徴とする請求項５に記載の半導体装置の
製造方法。
【請求項７】半導体基板に、絶縁分離層を選択的に形成
する工程と、前記半導体基板全面に高エネルギーで第２
導電型の埋め込み層をイオン注入する工程と、前記半導
体基板に第１と第２の保護膜からなる多層膜を選択的に
形成するパターン工程と、前記多層膜をマスクとして第
１導電型のイオン種をイオン注入し前記半導体基板全面
に形成された第２導電型の埋め込み層よりも浅く第１導
電型のウエルを形成する工程と、前記第２の保護膜を除
去する工程と、前記第１の保護膜で覆われた前記半導体
基板内には第２導電型のウエルを形成し、前記第１の保
護膜で覆われていない前記半導体基板内には前記第１導
電型のウエルや前記半導体基板全面に形成された第２導
電型の埋め込み層よりも深い第２導電型の埋め込み層を
形成し、前記第２導電型のウエルと前記深い第２導電型
の埋め込み層が前記半導体基板全面に形成された第２導
電型の埋め込み層を介して前記絶縁分離層の直下で前記
第１導電型のウエルを取り囲んで高濃度にて連続して形
成される第２導電型のイオン種をイオン注入する工程
と、前記第１の保護膜をマスクとして低エネルギーでイ
オン注入する工程と、前記第１の保護膜を除去する工程
と、半導体基板全面に低エネルギーでイオン注入する工
程を備えた半導体装置の製造方法。
【請求項８】第１の保護膜で覆われた半導体基板内には
第２導電型のウエルを形成し、第１の保護膜で覆われて
いない前記半導体基板内には第１導電型のウエルや半導
体基板全面に形成された第２導電型の埋め込み層よりも
深い第２導電型の埋め込み層を形成し、前記第２導電型
のウエルと前記深い第２導電型の埋め込み層が前記半導
体基板全面に形成された第２導電型の埋め込み層を介し
て絶縁分離層の直下で前記第１導電型のウエルを取り囲
んで高濃度にて連続して形成される第２導電型のイオン
種をイオン注入する工程の後に、第１の保護膜を残して
熱処理する工程を備えたことを特徴とする請求項７に記
載の半導体装置の製造方法。