JPH04147676A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置及び製造方法に関し、特に電界効果
型トランジスタにおける電離放射線耐性を強化した半導
体装置及びその製造方法に関する。

〔従来の技術〕

宇宙環境において、宇宙放射線の半導体装置におよぼす
影響が問題となっている。近年、人工衛星、ロケットの
機能が複雑化するにつれて、大規模集積回路が多く使用
されてきている。集積回路の集積度が高くなるほど、内
部の信号をつかさどる電荷量が少ない。そのため、１回
の電離放射線粒子によっても容易に回路の誤動作が引き
起こされることが予想され、信頼性上重大な影響を与え
ることが指摘されている。そこで、宇宙環境下で使用さ
れる集積回路の内、０ＭＯ３ＩＣについて、前記電離放
射線によるシングルイベント現象ならびにその低減法に
ついて説明する。電離放射線の半導体装置におよぼす影
響の１つとして一個の放射線が素子の感応領域に入射し
、その部分に与えるエネルギーによって、その素子の誤
動作、および損傷を生じる現象をシングルイベント現象
ぶ。以下にその主な発生機構を記す。

電離放射線が半導体素子を通過する際に放射線が持って
いるエネルギーを半導体素子に与える。

この時、与えられたエネルギーによって素子内に電離現
象が発生し、放射線の軌跡にそって電子−正孔対を生成
する。この生成した電荷の内、正孔は基板方向へドリフ
トによるホール電流として流れ、電子はこのホール電流
による電界により、空乏層側へ引きよせられる（第３図
参照）。電子−正孔のドリフトは空乏層内に正孔がなく
なった時に終了するという条件下では Ｒ＝Ｗμｎ／μｐ°ＣＯ５θ Ｗ：空乏層幅　μｎ：電子の移動度　μｐ：正孔の移動
度　θ：放射線の入射角　Ｒ：ファネリング長 なる関係がある。このＲはファネリング長といい、この
中で発生した電離電荷はすべて空乏層領域に捕獲される
と考えて良い。従って見かけ上の空乏層領域が広がった
ことになり、ファネリング長よりもドレイン領域に近い
所で発生した電子は、全て空乏層領域に捕獲されてしま
うことになる。これらのシングルイベント耐性の強化方
法として、従来からドレイン領域近傍にダミーのドレイ
ン領域を設ける方法がとられてきた。

第４図（ａ）に示す様にドレイン４の近傍（空乏層が触
れ合う程度）にダミーのドレイン領域８を設置して、生
成した電荷をできるだけこのダミードレイン８の方で捕
獲しようとするものである。

ここで、ダミードレイン領域とは、実際には回路として
用いていない領域であり、ドレイン領域よりも電圧を高
くすることによって、ドレイン領域近傍で生成した電荷
を捕獲するものである（第４図（ｂ）参照）。

〔発明が解決しようとする課題〕

上述した従来のシングルイベント耐性の強化方法ては、
ドレイン領域近傍で電離放射線によって生成した電荷を
ダミー・ドレインが捕獲するのは、ドレイン領域近傍の
うちダミードレインに近い領域のみであり、ドレイン領
域周囲のダミー・ドレインが無い方の側面においてはダ
ミー・ドレインの効果が及ばず、結局電離放射線に対す
る耐性をあまり高くすることが出来ない、という問題点
があった。また、ダミー・ドレイン領域が半導体基板の
一生面表面上に存在するため、チップ面積の増大をまぬ
がれないという欠点があった。

〔課題を解決するための手段〕

本発明によれば、一導電型の半導体基板と、半導体基板
の一生面に設けられた一導電型のドレイン領域と、その
ドレイン領域をその内側に含み、ドレイン領域直下の部
分が浅く、他の部分はそれより深く形成された他の導電
型のウェル領域を有することを特徴とする半導体装置が
得られる。さらに本発明によれば、一導電型の半導体基
板の一生面にドレイン領域となる領域を取り囲む部分に
、選択的に他の導電型の第１のウェル領域を形成する工
程と、ドレイン領域となる領域と第１のウェル領域の両
方を含む領域に第１のウェル領域よりも浅い他の導電型
の第２のウェル領域を形成する工程と、ドレイン領域と
なる領域に第２のウェル領域よりも浅い一導電型のドレ
イン領域を形成する工程を含む半導体装置の製造方法が
得られる。

本発明の耐シングルイベント半導体装置は、ドレイン領
域直下にダミーのドレイン領域を設けている。これによ
り、電離放射線によって生成された電荷を、ドレイン領
域直下に設けたダミードレイン領域で有効に捕獲するこ
とができる。従来の様にドレイン領域近傍にダミーのド
レイン領域を設けると、ドレイン領域のうちダミー・ド
レイン域を設けると、ダミー・ドレインの効果がドレイ
ン領域近傍の全方向に及ぶようになり、電離放射線に対
する耐性を高くすることができる。また、従来法ではダ
ミー・ドレインを半導体基板の−主面表面上に設けてい
る為、チップ面積の増大を免れないが、本発明ではダミ
ー・ドレイン領域を設けても、チップ面積は全く変化し
ない。

以上の様なダミー・ドレイン領域を形成する方法として
以下の方法が考えられる。まず、一導電型の半導体基板
の一生面に、ドレイン領域となるべき領域以外の部分に
選択的に他の導電型の第１のウェル領域を形成する。そ
の後ドレイン領域と第１のウェル領域の両方を含む領域
に他の導電型で第１のウェル領域よりも浅い第２のウェ
ル領域を形成し、第２のウェル領域内に一導電型のドレ
イン領域を形成する。こうすることによりドレイン領域
直下だけが半導体基板のまま残されている形になる。半
導体基板はドレイン領域と同じ一導電形であるから、結
局ドレイン領域直下にドレイン領域と同導電型の半導体
領域が存在する形となる。この半導体領域にドレイン領
域よりも高い電圧がかかることにより、ドレイン領域近
傍で生成した電離電荷は、この半導体領域の方に捕獲さ
れることとなる。

以上の製造方法によれば、既存の製造工程にダミー・ド
レイン領域を形成する工程を加えるにも、拡散工程を加
えるだけで済み、マスクレイアウトを全面的に見直すこ
となく製造することが出来る。

尚、第２のウェル領域を形成した後、これと同導電型で
これより浅い第３のウェル領域を重ねて形成する工程を
加えると、ドレインとダミー・ドレイン間の不純物濃度
を、より精度よく制御できる。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図（ａ）〜（ｃ）は、本発明第１の実施例の製造工
程を示す断面図である。第１図（ａ）に示す様に、まず
Ｎ基板１上に第１Ｐウエルフオトレジスト１１及びドレ
イン領域マスク１２をマスクとして、第１のＰウェル領
域２を形成する。形成方法としては、Ｉ／Ｉ　（イオン
インブチ−ジョン）法、押し込み法等を用い、処理温度
１０００〜１１００℃で６〜１０μｍの深さに形成する
。

次に第１図（ｂ）に示すように、第２Ｐウエルフオトレ
ジスト１３をマスクとして第２のＰウェル領域１４を形
成する。この時、ドレイン領域マスク１２は用いずに、
ウェル全体に注入及び押し込みを行う。この様にウェル
を選択的に形成することにより、ドレイン領域直下に第
１のＰウェル領域２と第２０Ｐウエル領域１４の両方に
含まれない部分ができ、結果的にＮ半導体領域が形成さ
れたことになる。

このＮ型半導体領域をダミー・ドレイン８とすれば、ド
レイン近傍で、生成した電荷を基板に捕獲することが可
能となる。したがって、マスクレイアウトの大幅な変更
を必要とせず拡散工程を追加するだけでダミー・ドレイ
ン８を形成させることが出来る。

次に第１図（ｃ）に示す様に、第２Ｐウエル領域１４（
第１図（ｂ）参照）内に、Ｎ＋領領域選択的に形成し、
ソース領域３．ドレイン領域４とする。

この時、ドレイン領域４は、ドレイン領域マスク１２′
　（第１図（ａ）参照）を用いた箇所、すなわち、ダミ
ー・ドレイン８の上部に、ダミー・ドレイン８から離れ
過ぎず、重ならない程度に０．５〜１．０μｍの深さに
形成する。尚、ダミー・ドレイン８はドレイン領域４の
直下から多少ずれていても構わないが、直下にあること
が好ましい。その後従来通りゲート酸化膜６及びゲート
７７７極５を形成する。以上の製造工程により、チップ
面積を増大させず、またマスクレイアウトの全面的な見
直しをすることなくダミー・ドレインを形成することが
可能となった。

第１図（ｄ）は、放射線により生成された電離電荷のダ
ミー・ドレインへの捕獲の概略図である。

ドレイン領域４の近傍を通過した放射線９は、多量の電
離電荷１０を生成するが、この電荷はダミー・ドレイン
８に吸い上げられ、ドレイン領域４の電位変化を防止す
る。この時のシングルイベント耐性は、半導体装置が誤
動作する最小電荷量すなわちクリティカルチャージ（Ｑ
ｃ）で表わされる。本発明のダミー・ドレインを用いた
構造を採用した場合、ドレイン領域及びダミー・ドレイ
ン領域の面積がほぼ等しく、それぞれの空乏層の厚さも
ほぼ等しくなる様に設計した従来例のほぼ２倍のＱｃを
得ることが出来る。これは、シングルイベント耐性が２
倍に向上したと換算できる。

第２図は本発明の第２の実施例である。第１の実施例で
は２回のフォトレジスト工程でウェルを形成したが第２
の実施例では第３のウェルフォトレジスト１５を設け、
第３Ｐウエル１６を形成し、ドレインとダミー・ドレイ
ン間の不純物濃度をより精度よく制御できるようにした
ものである。これによりドレイン−ダミー・ドレイン（
基板）間の耐圧を精度良くコントロールできる。

まず、第１の実施例と同様にして不純物濃度が１０１５
ｃｍ−３程度のＮ基板１上に、第１Ｐウエル２を６〜１
０μｍの深さに形成する。この時、不純物濃度は１０１
０〜Ｉ　Ｑ　”ｃｍ−’とする。同じく第１の実施例と
同様にして、第２Ｐウエル１４を４〜６μｍの深さに形
成する。この時の不純物濃度は１０’〜１０”ｃｍ−”
とし、ダミー・ドレインの幅は６μｍ以上になる様にす
る。次に第３Ｐウエルフオトレジスト１５をマスクとし
て、２〜３μｍの深さに第３Ｐウエル１６を形成する。

第３Ｐウエル１６の不純物濃度は１０９〜ｌ　Ｏ”ｃｍ
−’とする。その後、第１の実施例と同様にして半導体
装置を完成させると、耐圧の制御性をより向上させるこ
とが出来る。

〔発明の効果〕

以上説明したように、本発明は、電界効果型トランジス
タにおいて、ドレイン領域直下にウェル領域を選択的に
形成することにより、従来例の様にドレイン領域近傍に
形成した場合の約２倍電離放射線に対する耐性向上させ
ることが出来、しかもダミー・ドレイン領域を形成して
も、チップ面積は増大させなくて済む、という効果を有
する。

更に、本発明の製造方法によれば、既存の製造工程に夕
′ミー・ドレイン領域を形成する工程を加えるにも、拡
散工程を加えるだけで済み、マスクレイアウトを全面的
に見直す必要が無いという効果を有する。

【図面の簡単な説明】

第１図（ａ）〜（ｃ）は本発明第一の実施例の製造工程
を示す断面図、第１図（ｄ）は、放射線により生成され
た電離電荷のダミー・ドレインへの捕獲の概略図、第２
図は本発明の第２の実施例の断面図、第３図は放射線が
入射された際の空乏層近傍の概略図、第４図（ａ）、　
（ｂ）は従来技術を示す断面図である。 ｌ・・・・・・Ｎ基板、２・・・・・・第１Ｐウエル、
３・・・・・・ソース領域、４・・・・・・ドレイン領
域、５・・・・・・ゲート電極、６・・・・・・ゲート
酸化膜、７・・・・・・空乏層、８・・・・・・ダミー
・ドレイン、９・・・・・・電離放射線、１０・・・・
・・電離電荷、１１・・・・・・マスク（第１Ｐウエル
フオトレジス））、１２・・・・・・ドレイン領域マス
ク、１３・・・・・・マスク（第２Ｐウエルフオトレジ
スト）、１４・・・・・・第２Ｐウエル、１５・・・・
・・マスク（第３Ｐウエルフオトレジスト）、１６・・
・・・・第３Ｐウエル、１７・・・・・・ファネリング
。 代理人　弁理士　　内　原　　　晋 第 図（ｂ） ｌ 基板 第１図（ｃ） 第 １図（ｄ） 菊 ５図

Claims (2)

【特許請求の範囲】
1. （１）一導電型の半導体基板と、前記半導体基板の一主
   面に設けられた前記一導電型のドレイン領域と、前記ド
   レイン領域をその内側に含み、前記ドレイン領域直下の
   部分が浅く、他の部分はそれより深く形成された前記他
   の導電型のウェル領域とを有することを特徴とする半導
   体装置。
2. （２）一導電型の前記半導体基板の一主面に、前記ドレ
   イン領域となる領域を取り囲む部分に選択的に前記他の
   導電型の第１のウェル領域を形成する工程と、前記ドレ
   イン領域となる領域と前記第１のウェル領域の両方を含
   む領域に前記第１のウェル領域よりも浅い前記他の導電
   型の第２のウェル領域を形成する工程と、前記ドレイン
   領域となる領域に前記第２のウェル領域よりも浅い前記
   一導電型の前記ドレイン領域を形成する工程とを有する
   ことを特徴とする請求項１記載の半導体装置の製造方法
   。