JPH04147627A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH04147627A JPH04147627A JP27164890A JP27164890A JPH04147627A JP H04147627 A JPH04147627 A JP H04147627A JP 27164890 A JP27164890 A JP 27164890A JP 27164890 A JP27164890 A JP 27164890A JP H04147627 A JPH04147627 A JP H04147627A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- emitter
- electrode
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 150000002500 ions Chemical class 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 239000012808 vapor phase Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 4
- 239000010408 film Substances 0.000 claims 7
- 239000010409 thin film Substances 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 13
- 229910052796 boron Inorganic materials 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract description 4
- 238000005468 ion implantation Methods 0.000 abstract description 4
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 229910052681 coesite Inorganic materials 0.000 abstract 6
- 229910052906 cristobalite Inorganic materials 0.000 abstract 6
- 239000000377 silicon dioxide Substances 0.000 abstract 6
- 235000012239 silicon dioxide Nutrition 0.000 abstract 6
- 229910052682 stishovite Inorganic materials 0.000 abstract 6
- 229910052905 tridymite Inorganic materials 0.000 abstract 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 229920005591 polysilicon Polymers 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 11
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- -1 boron ion Chemical class 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
バイポーラトランジスタの新規な構造とその形成方法に
関し、 浅いベース層で、且つ、低いベース抵抗を有して、遮断
周波数（ｒｔ ）などのデバイス特性を改善することを
目的とし、 （１） 半導体装置は、フィールド絶縁膜で分離され
た一導電型シリコン基板をコレクタ層とし、該コレクタ
層上に気相成長させた異種導電型ベース層と一導電型高
濃度層とが台地状に積層され、該一導電型エミッタ層と
自己整合的に絶縁分離されたベース電極が異種導電型高
濃度層を介して前記台地の中央に設けられ、且つ、前記
台地の周縁に一導電型高濃度層を介したエミッタ電極が
設けられている構造にする。
関し、 浅いベース層で、且つ、低いベース抵抗を有して、遮断
周波数（ｒｔ ）などのデバイス特性を改善することを
目的とし、 （１） 半導体装置は、フィールド絶縁膜で分離され
た一導電型シリコン基板をコレクタ層とし、該コレクタ
層上に気相成長させた異種導電型ベース層と一導電型高
濃度層とが台地状に積層され、該一導電型エミッタ層と
自己整合的に絶縁分離されたベース電極が異種導電型高
濃度層を介して前記台地の中央に設けられ、且つ、前記
台地の周縁に一導電型高濃度層を介したエミッタ電極が
設けられている構造にする。
（２）製造方法は、異種導電型ベース層と一導電型エミ
ッタ層とを気相成長し、−導電型コレクタ層周囲のフィ
ールド絶縁膜上の成長層に一導電型不純物イオンを高濃
度に注入してエミッタコンタクト層を形成し、更に、パ
ターンニングして−ａ１を型コレクタ層とその周囲のフ
ィールド絶縁膜上に台地状に形成し、 次いで、全面に絶縁膜を被着し、更に、台地の中央部分
の絶縁膜およびエミッタ層を除去してベース電極形成領
域を窓開けし、窓内のベース層に異種導電型不純物イオ
ンを高濃度に注入してベースコンタクト層を形成し、更
に、窓内の側壁に絶縁膜を被着した後、該窓内にベース
電極を形成し、同時に前記台地の周縁にエミッタ電極を
形成することを特徴とする。
ッタ層とを気相成長し、−導電型コレクタ層周囲のフィ
ールド絶縁膜上の成長層に一導電型不純物イオンを高濃
度に注入してエミッタコンタクト層を形成し、更に、パ
ターンニングして−ａ１を型コレクタ層とその周囲のフ
ィールド絶縁膜上に台地状に形成し、 次いで、全面に絶縁膜を被着し、更に、台地の中央部分
の絶縁膜およびエミッタ層を除去してベース電極形成領
域を窓開けし、窓内のベース層に異種導電型不純物イオ
ンを高濃度に注入してベースコンタクト層を形成し、更
に、窓内の側壁に絶縁膜を被着した後、該窓内にベース
電極を形成し、同時に前記台地の周縁にエミッタ電極を
形成することを特徴とする。
本発明は半導体装置およびその製造方法にかかり、特に
バイポーラトランジスタの新規な構造とその形成方法に
関する。
バイポーラトランジスタの新規な構造とその形成方法に
関する。
最近、ＩＣ，ＬＳＩなどの半導体デバイスは高速化のた
めに微細化、高集積化する方向に技術的検討が進められ
ているが、デバイス特性の制御性は余り良くなくてバラ
ツキが多く、本発明はその制御性の良い特性をもったト
ランジスタの構造とその形成方法に関している。
めに微細化、高集積化する方向に技術的検討が進められ
ているが、デバイス特性の制御性は余り良くなくてバラ
ツキが多く、本発明はその制御性の良い特性をもったト
ランジスタの構造とその形成方法に関している。
さて、エミッタ・ベースをセルファライン（自己整合）
で形成するベース引出しポリシリコン形トラッジスタは
微細化の可能な構造で、５ＳＴ（Ｓｕｐｅｒ Ｓｅｌｆ
ａｌｉｇｎ Ｔｅｃｈｎｏｌｏｇｙ）構造とも呼ばれ、
第３図にそのベース引出しポリシリコン形バイポーラト
ランジスタの要部断面図を示している９図中の記号１は
シリコン基板、２はＳｉｎｇ （酸化シリコン）膜か
らなるフィールド絶縁膜、３はｐ゛層よりなる素子分離
帯、４はｎ゛型埋没層、５はベース引出しポリシリコン
、６はコレクタ層、 ７１は外部ベース層、７２は内部
ベース層、８はエミッタ層、９はコレクタコンタクト層
、Ｂはベース電極、Ｅはエミッタ電極、Ｃはコレクタ電
極である。
で形成するベース引出しポリシリコン形トラッジスタは
微細化の可能な構造で、５ＳＴ（Ｓｕｐｅｒ Ｓｅｌｆ
ａｌｉｇｎ Ｔｅｃｈｎｏｌｏｇｙ）構造とも呼ばれ、
第３図にそのベース引出しポリシリコン形バイポーラト
ランジスタの要部断面図を示している９図中の記号１は
シリコン基板、２はＳｉｎｇ （酸化シリコン）膜か
らなるフィールド絶縁膜、３はｐ゛層よりなる素子分離
帯、４はｎ゛型埋没層、５はベース引出しポリシリコン
、６はコレクタ層、 ７１は外部ベース層、７２は内部
ベース層、８はエミッタ層、９はコレクタコンタクト層
、Ｂはベース電極、Ｅはエミッタ電極、Ｃはコレクタ電
極である。
次に、このベース引出しポリシリコン形バイポーラトラ
ンジスタの従来の形成方法の工程順断面図を第４図（ａ
ｌ〜（ｄｌに示しており、同図を参照して概要を説明す
ると、 第４図（ａ）参照；まず、ｐ−型シリコン基ｌｌ１ｉｌ
にアンチモンまたは砒素を熱拡散してｎ゛型埋没層を形
成し、その上にｎ型エピタキシャル層６ （厚−さ１μ
ｍ、比抵抗０．５Ωｃｍ；コレクタ層となる）を成長し
た後、選択的にフィールド絶縁膜２（膜厚６０００人）
を形成し、更に、エピタキシャル層の露出部分の一部に
選択的にイオン注入し、熱処理を加えて素子分離帯３お
よびコレクタコンタクト層９を画定する。
ンジスタの従来の形成方法の工程順断面図を第４図（ａ
ｌ〜（ｄｌに示しており、同図を参照して概要を説明す
ると、 第４図（ａ）参照；まず、ｐ−型シリコン基ｌｌ１ｉｌ
にアンチモンまたは砒素を熱拡散してｎ゛型埋没層を形
成し、その上にｎ型エピタキシャル層６ （厚−さ１μ
ｍ、比抵抗０．５Ωｃｍ；コレクタ層となる）を成長し
た後、選択的にフィールド絶縁膜２（膜厚６０００人）
を形成し、更に、エピタキシャル層の露出部分の一部に
選択的にイオン注入し、熱処理を加えて素子分離帯３お
よびコレクタコンタクト層９を画定する。
第４図（ｂ）参照；次いで、その表面に化学気相成長（
ＣＶＤ）法によってポリシリコンを被着し、そのポリシ
リコンにイオン注入してｐ゛型にし、更にその上にＣＶ
Ｄ法によって５ｉｎ２膜１０を被覆した後、リソグラフ
ィー技術を用いてＳｉｎ、膜１０とポリシリコンを同時
にパターンニングしてポリシリコンをベース引出しポリ
シリコン５にする。
ＣＶＤ）法によってポリシリコンを被着し、そのポリシ
リコンにイオン注入してｐ゛型にし、更にその上にＣＶ
Ｄ法によって５ｉｎ２膜１０を被覆した後、リソグラフ
ィー技術を用いてＳｉｎ、膜１０とポリシリコンを同時
にパターンニングしてポリシリコンをベース引出しポリ
シリコン５にする。
そのパターンニングの際には、内部ベース形成ＳＮ域Ｗ
をも同時に窓開けする。
をも同時に窓開けする。
第４図（Ｃ１参照；次いで、酸化熱処理をおこなって、
その窓Ｗ内に露出したベース引き出しポリシリコン５の
側壁およびエピタキシャル層表面に薄いＳｉＯ□膜１１
を生成し、このＳｉＯ□膜を通過して内部ベース層を画
定するための硼素イオンの注入をおこなう。
その窓Ｗ内に露出したベース引き出しポリシリコン５の
側壁およびエピタキシャル層表面に薄いＳｉＯ□膜１１
を生成し、このＳｉＯ□膜を通過して内部ベース層を画
定するための硼素イオンの注入をおこなう。
第４図（ｄｌ参照；次いで、全面にＣＶＤ法によってＳ
ｉＯ２膜１２を被着し、これをＲＩＥ （リアクティブ
イオンエツチング）法によって全面的にエツチングして
、内部ベース形成領域Ｗなどの側壁のみに５ｉＯｚ膜１
２を残存させ、次に、例えば、砒素イオンを注入したポ
リシリコン（図示せず）を被着し熱処理して、エミッタ
層８を画定する。且つ、その熱処理およびそれ以前の加
熱処理によって外部ベース層７１．内部ベース層７２が
画定される。以降はそれぞれの電極Ｃ，Ｂ、Ｅを形成し
て完成する。
ｉＯ２膜１２を被着し、これをＲＩＥ （リアクティブ
イオンエツチング）法によって全面的にエツチングして
、内部ベース形成領域Ｗなどの側壁のみに５ｉＯｚ膜１
２を残存させ、次に、例えば、砒素イオンを注入したポ
リシリコン（図示せず）を被着し熱処理して、エミッタ
層８を画定する。且つ、その熱処理およびそれ以前の加
熱処理によって外部ベース層７１．内部ベース層７２が
画定される。以降はそれぞれの電極Ｃ，Ｂ、Ｅを形成し
て完成する。
以上がベース引出しポリシリコン形トランジスタの形成
方法の概要で、このような製造方法によれば、内部ベー
ス形成領域Ｗにおける側壁５ｉＣｈ膜のために、エミッ
タ層はリソグラフィー技術で形成可能な寸法幅以下の微
細な幅に自己整合によって形成できて、半導体デバイス
は極めて微細化される。
方法の概要で、このような製造方法によれば、内部ベー
ス形成領域Ｗにおける側壁５ｉＣｈ膜のために、エミッ
タ層はリソグラフィー技術で形成可能な寸法幅以下の微
細な幅に自己整合によって形成できて、半導体デバイス
は極めて微細化される。
ところで、上記の製造方法において、その問題点はベー
ス・エミッタ層の形成方法にあり、ベース層（内部ベー
ス層）を浅く形成するために低加速電圧によって不純物
イオンを注入している（第４図（Ｃ）工程）が、イオン
注入時のチャンネリングや不純物分布の変動などが影響
して膜厚２０００Å以下に形成することは困難である。
ス・エミッタ層の形成方法にあり、ベース層（内部ベー
ス層）を浅く形成するために低加速電圧によって不純物
イオンを注入している（第４図（Ｃ）工程）が、イオン
注入時のチャンネリングや不純物分布の変動などが影響
して膜厚２０００Å以下に形成することは困難である。
エミッタ層についても同様であり、このベース層とエミ
ッタ層の深さが所望通りに制御できず、ベース幅の制御
性が悪い。
ッタ層の深さが所望通りに制御できず、ベース幅の制御
性が悪い。
従って、最近、ベース層をＣＶＤ法によって薄く形成す
る方法が検討されているが、ベース幅の制御性を良くし
ても、一方では、ベース層を薄く形成するとベース抵抗
が増加して、高速動作を阻害する問題が起こる。
る方法が検討されているが、ベース幅の制御性を良くし
ても、一方では、ベース層を薄く形成するとベース抵抗
が増加して、高速動作を阻害する問題が起こる。
本発明はこのような問題点を低減させ、浅いベース層で
、且つ、低いベース抵抗を有して、遮断周波数（ｆＴ）
などのデバイス特性を改善することを目的とした半導体
装置およびその製造方法を提供するものである。
、且つ、低いベース抵抗を有して、遮断周波数（ｆＴ）
などのデバイス特性を改善することを目的とした半導体
装置およびその製造方法を提供するものである。
その課題は、第１図に示しているように、フィールド絶
縁膜２２で分離された一導電型シリコン基板をコレクタ
層２５とし、該コレクタ層上に気相成長させた異種導電
型ベース層２６と一導電型エミッタ層２７とが台地状に
積層され、該一導電型エミッタ層と自己整合的に絶縁分
離されたベース電極Ｂが異種導電型高濃度層２９（ベー
スコンタクト層）を介して前記台地の中央に設けられ、
且つ、前記台地の周縁に一導電型高濃度層３０（エミッ
タコンタクト層）を介したエミッタ電極Ｅが設けられて
いる半導体装置によって解決される。
縁膜２２で分離された一導電型シリコン基板をコレクタ
層２５とし、該コレクタ層上に気相成長させた異種導電
型ベース層２６と一導電型エミッタ層２７とが台地状に
積層され、該一導電型エミッタ層と自己整合的に絶縁分
離されたベース電極Ｂが異種導電型高濃度層２９（ベー
スコンタクト層）を介して前記台地の中央に設けられ、
且つ、前記台地の周縁に一導電型高濃度層３０（エミッ
タコンタクト層）を介したエミッタ電極Ｅが設けられて
いる半導体装置によって解決される。
且つ、その製造方法は、フィールド絶縁膜２２で分離さ
れた一導電型コレクタ層２５を含むシリコン基板全面に
異種導電型ベース層２６と一導電型エミッタ層２７とを
気相成長させる工程と、次いで、前記コレクタ層周囲の
フィールド絶縁膜上に成長した前記エミッタ層とベース
層とに一導電型不純物イオンを高濃度に注入してエミッ
タコンタクト層３０を形成し、且つ、該エミッタコンタ
クト層を含むエミッタ層とベース層とをパターンニング
して前記コレクタ層およびコレクタ層周囲のフィールド
絶縁膜上に台地状に形成する工程と、次いで、全面に絶
縁膜３１を被着し、更に、前記台地状に形成したエミッ
タ層とベース層との中央部分の該絶縁膜およびエミッタ
層を除去してベース電極形成領域りを窓開けし、該窓内
に絶縁膜［３２を生成した後、該窓内のベース層に異種
導電型不純物イオンを高濃度に注入してベースコンタク
ト層２９を形成する工程と、 次いで、該窓内の側壁に絶縁膜３３を被着した後、該窓
内にベース電極Ｂを形成し、同時に前記台地の周縁にエ
ミッタ電極Ｅを形成する工程が含まれることを特徴とす
る特 〔作用〕 即ち、本発明は、コレクタ層２５（シリコン基板）上に
ベース層２６およびエミッタ層２７を気相成長して形成
し、このベース層およびエミッタ層を台地状にして、台
地の中央よりベース電極Ｂ、台地の周縁よりエミッタ電
極Ｅを導出する。且つ、中央からのベース電極の導出に
は、前記したベース引出しポリシリコン形トランジスタ
におけるエミッタ電極の形成と同様に側壁絶縁膜３３を
設けて、自己整合（セルファライン）的に形成する。
れた一導電型コレクタ層２５を含むシリコン基板全面に
異種導電型ベース層２６と一導電型エミッタ層２７とを
気相成長させる工程と、次いで、前記コレクタ層周囲の
フィールド絶縁膜上に成長した前記エミッタ層とベース
層とに一導電型不純物イオンを高濃度に注入してエミッ
タコンタクト層３０を形成し、且つ、該エミッタコンタ
クト層を含むエミッタ層とベース層とをパターンニング
して前記コレクタ層およびコレクタ層周囲のフィールド
絶縁膜上に台地状に形成する工程と、次いで、全面に絶
縁膜３１を被着し、更に、前記台地状に形成したエミッ
タ層とベース層との中央部分の該絶縁膜およびエミッタ
層を除去してベース電極形成領域りを窓開けし、該窓内
に絶縁膜［３２を生成した後、該窓内のベース層に異種
導電型不純物イオンを高濃度に注入してベースコンタク
ト層２９を形成する工程と、 次いで、該窓内の側壁に絶縁膜３３を被着した後、該窓
内にベース電極Ｂを形成し、同時に前記台地の周縁にエ
ミッタ電極Ｅを形成する工程が含まれることを特徴とす
る特 〔作用〕 即ち、本発明は、コレクタ層２５（シリコン基板）上に
ベース層２６およびエミッタ層２７を気相成長して形成
し、このベース層およびエミッタ層を台地状にして、台
地の中央よりベース電極Ｂ、台地の周縁よりエミッタ電
極Ｅを導出する。且つ、中央からのベース電極の導出に
は、前記したベース引出しポリシリコン形トランジスタ
におけるエミッタ電極の形成と同様に側壁絶縁膜３３を
設けて、自己整合（セルファライン）的に形成する。
そうすると、気相成長層のためにベース幅の制御性は良
くなり、高濃度不純物層を広く形成するためにベース抵
抗は低下し、しかも、セルファラインで微細化できるた
めに、ｆアの改善などデバイス特性が向上する。
くなり、高濃度不純物層を広く形成するためにベース抵
抗は低下し、しかも、セルファラインで微細化できるた
めに、ｆアの改善などデバイス特性が向上する。
以下、実施例を用いて詳細に説明すると、第１図は本発
明にかかるバイポーラトランジスタの要部断面図を示し
ており、図中の記号２１はｐ−型シリコン基板、２２は
５ｉＯｚ膜からなるフィールド絶縁膜、２３はｐ゛層よ
りなる素子分離帯、２４はｎ゛型埋没層、２５はｎ型コ
レクタ層、２６はｐ型ベース層、２７はｎ型エミッタ層
、２８はｎ゛型コレクタコンタクト層、２９はｐ゛型ベ
ースコンタクト層、３０はｎ゛型エミッタコンタクト層
、Ｂはベース電極。
明にかかるバイポーラトランジスタの要部断面図を示し
ており、図中の記号２１はｐ−型シリコン基板、２２は
５ｉＯｚ膜からなるフィールド絶縁膜、２３はｐ゛層よ
りなる素子分離帯、２４はｎ゛型埋没層、２５はｎ型コ
レクタ層、２６はｐ型ベース層、２７はｎ型エミッタ層
、２８はｎ゛型コレクタコンタクト層、２９はｐ゛型ベ
ースコンタクト層、３０はｎ゛型エミッタコンタクト層
、Ｂはベース電極。
Ｅはエミッタ電極、Ｃはコレクタ電極である。本構造は
ベース層２６．エミッタ層２７を連続して気相成長し、
ベースコンタクト層２９．エミ・ツタコンタクト層３０
を広く形成し、ベース電極Ｂを側壁絶縁膜を介してセル
ファラインで形成しているために、微細に制御性良く形
成できて、しかも、ベース抵抗が小さくなり、そのため
、デバイス特性は改善される。
ベース層２６．エミッタ層２７を連続して気相成長し、
ベースコンタクト層２９．エミ・ツタコンタクト層３０
を広く形成し、ベース電極Ｂを側壁絶縁膜を介してセル
ファラインで形成しているために、微細に制御性良く形
成できて、しかも、ベース抵抗が小さくなり、そのため
、デバイス特性は改善される。
次に、第２図ｆａ）〜（ｅ）は本発明にかかるバイポー
ラトランジスタの形成方法の工程順断面図を示しており
、順を追って説明すると、 第２図（ａ）参照；まず、ｐ−型シリコン基板２１にｎ
゛型埋没層２４を拡散形成し、その上にｎ型エピタキシ
ャル層２５（厚さ１μｍ、比抵抗０．５Ωｃ層；コレク
タ層になる）を成長した後、選択的にフィールド絶縁膜
２２（膜厚６０００人）を形成し、更に、エピタキシャ
ル層露出部分の素子分離帯形成領域に硼素イオンを加速
電圧８０ＫｅＶ 、 ドーズ量３×１０１５ ｃ ｍ
−ｔの条件で選択的にイオン注入し、また、コレクタ
コンタクト層形成領域に燐イオンを加速電圧１２０Ｋｅ
Ｖ 、ドーズ量２ ＸＩＯ”ｃ＋ａ−”の条件で選択的
にイオン注入して、次に、１１００℃、３０分の熱処理
をおこなって素子分離帯２３およびコレクタコンタクト
層２８を画定する。ここまでの工程は従来の形成方法（
例えば、第４図で説明した形成方法）と同じである。
ラトランジスタの形成方法の工程順断面図を示しており
、順を追って説明すると、 第２図（ａ）参照；まず、ｐ−型シリコン基板２１にｎ
゛型埋没層２４を拡散形成し、その上にｎ型エピタキシ
ャル層２５（厚さ１μｍ、比抵抗０．５Ωｃ層；コレク
タ層になる）を成長した後、選択的にフィールド絶縁膜
２２（膜厚６０００人）を形成し、更に、エピタキシャ
ル層露出部分の素子分離帯形成領域に硼素イオンを加速
電圧８０ＫｅＶ 、 ドーズ量３×１０１５ ｃ ｍ
−ｔの条件で選択的にイオン注入し、また、コレクタ
コンタクト層形成領域に燐イオンを加速電圧１２０Ｋｅ
Ｖ 、ドーズ量２ ＸＩＯ”ｃ＋ａ−”の条件で選択的
にイオン注入して、次に、１１００℃、３０分の熱処理
をおこなって素子分離帯２３およびコレクタコンタクト
層２８を画定する。ここまでの工程は従来の形成方法（
例えば、第４図で説明した形成方法）と同じである。
第２図（ｂ）参照；次いで、気相成長法（ＭＢＥ法また
はＣＶＤ法）によって厚さ３００〜１５００人、ｐ型不
純物濃度１０１７〜１０”ｃｍ−”のベース層２６を成
長させ、続いて、厚さ１０００〜３０００人、ｎ型不純
物濃度１０′７〜１ＱＺＺｃ「３のエミッタ層２７を積
層成長させる。その時、フィールド絶縁膜２２上に成長
した層は多結晶になり易く、エピタキシャル層（コレク
タ層）２５上に成長した層は単結晶層になる。
はＣＶＤ法）によって厚さ３００〜１５００人、ｐ型不
純物濃度１０１７〜１０”ｃｍ−”のベース層２６を成
長させ、続いて、厚さ１０００〜３０００人、ｎ型不純
物濃度１０′７〜１ＱＺＺｃ「３のエミッタ層２７を積
層成長させる。その時、フィールド絶縁膜２２上に成長
した層は多結晶になり易く、エピタキシャル層（コレク
タ層）２５上に成長した層は単結晶層になる。
第２図（Ｃ）参照；次いで、コレクタ層２５両側のフィ
ールド絶縁膜２２上に積層しているベース層２６とエミ
ッタ層２７の位置に、砒素イオンを加速電圧４０〜２０
０ＫｅＶ 、ドーズ量１×１０１１０１ｔｈＣノ条件テ
ィオン注入してｎ゛型エミッタコンタクト層３０を形成
し、更に、リソグラフィー技術を用いてベース層とエミ
ッタ層からなる成長層をパターンニングして、コレクタ
層２５およびその両側のフィールド絶縁膜２２上に成長
しているベース層２６およびエミッタ層２７（エミッタ
コンタクト層３０を含む）を残存させ、他の成長層をエ
ツチング除去して、その残存部分を台地（メサ）状に形
成する。
ールド絶縁膜２２上に積層しているベース層２６とエミ
ッタ層２７の位置に、砒素イオンを加速電圧４０〜２０
０ＫｅＶ 、ドーズ量１×１０１１０１ｔｈＣノ条件テ
ィオン注入してｎ゛型エミッタコンタクト層３０を形成
し、更に、リソグラフィー技術を用いてベース層とエミ
ッタ層からなる成長層をパターンニングして、コレクタ
層２５およびその両側のフィールド絶縁膜２２上に成長
しているベース層２６およびエミッタ層２７（エミッタ
コンタクト層３０を含む）を残存させ、他の成長層をエ
ツチング除去して、その残存部分を台地（メサ）状に形
成する。
第２図（ｄｌ参照；次いで、ＣＶＤ法を用いて全面に５
ｉＯｚ膜（厚さ５０００人＞ ３１を成長した後、再び
リソグラフィー技術を用いて台地中央のＳｉＯ□膜３１
とエミッタ層２７をエツチング除去して、ベース電極形
成領域りを窓開けし、更に、熱酸化してベース電極形成
領域りの窓側面および底面に薄いＳｉＯ□膜３２全３２
する。なお、この窓開けのためのエツチングでは、ある
程度ベース層がエツチングされても良い。
ｉＯｚ膜（厚さ５０００人＞ ３１を成長した後、再び
リソグラフィー技術を用いて台地中央のＳｉＯ□膜３１
とエミッタ層２７をエツチング除去して、ベース電極形
成領域りを窓開けし、更に、熱酸化してベース電極形成
領域りの窓側面および底面に薄いＳｉＯ□膜３２全３２
する。なお、この窓開けのためのエツチングでは、ある
程度ベース層がエツチングされても良い。
第２図（ｅ）参照；次いで、ベース電極形成領域りの窓
内に硼素イオンを加速電圧１０〜４０ＫｅＶ 、 ド
ーズ量１０１３〜１０”ｃ＋ｓ−”の条件でイオン注入
してｐ゛型ベースコンタクト層２９を形成し、更に、全
面にＣＶＤ法によってＳｉＯ□膜３３全３３し、これを
ＲＩＥ法で全面的にエツチングして、ベース電極形成領
域り内の側壁のみにＳｉｎ、膜３３を残存させる。
内に硼素イオンを加速電圧１０〜４０ＫｅＶ 、 ド
ーズ量１０１３〜１０”ｃ＋ｓ−”の条件でイオン注入
してｐ゛型ベースコンタクト層２９を形成し、更に、全
面にＣＶＤ法によってＳｉＯ□膜３３全３３し、これを
ＲＩＥ法で全面的にエツチングして、ベース電極形成領
域り内の側壁のみにＳｉｎ、膜３３を残存させる。
以降の工程は図示していないが、第１図を参照しながら
説明すると、ＳｉＯ□膜３１にエミッタ電極。
説明すると、ＳｉＯ□膜３１にエミッタ電極。
コレクタ電極を形成するための窓開けをおこない、次に
、９００〜１１００℃、数分ないし３０分程度の熱処理
をおこなって注入イオンを活性化し、最後にヘース電極
Ｂ、エミッタ電極Ｅおよびコレクタ電極Ｃを形成して第
１図のように完成する。なお、この電極形成直前の熱処
理のために、ベースコンタクト層２９．エミッタコンタ
クト層３０などが最終的に画定する。
、９００〜１１００℃、数分ないし３０分程度の熱処理
をおこなって注入イオンを活性化し、最後にヘース電極
Ｂ、エミッタ電極Ｅおよびコレクタ電極Ｃを形成して第
１図のように完成する。なお、この電極形成直前の熱処
理のために、ベースコンタクト層２９．エミッタコンタ
クト層３０などが最終的に画定する。
上記が本発明にかかる形成方法の概要で、このようなバ
イポーラトランジスタおよびその形成方法によれば、ベ
ース引出しポリシリコン形トランジスタよりもベース幅
の制御性が良く、素子特性のバラツキが減少して安定化
し、且つ、高速化できる半導体デバイスが得られるもの
である。
イポーラトランジスタおよびその形成方法によれば、ベ
ース引出しポリシリコン形トランジスタよりもベース幅
の制御性が良く、素子特性のバラツキが減少して安定化
し、且つ、高速化できる半導体デバイスが得られるもの
である。
以上の実施例の説明から明らかなように、本発明にかか
るバイポーラトランジスタおよびその製造方法によれば
、気相成長してベース・エミッタを積層するためにベー
ス幅の制御性が良く、また、高濃度不純物層を広く形成
するためにベース抵抗などを低下させることができ、し
かも、セルファラインで微細化して、その性能の安定・
向上に寄与するものである。
るバイポーラトランジスタおよびその製造方法によれば
、気相成長してベース・エミッタを積層するためにベー
ス幅の制御性が良く、また、高濃度不純物層を広く形成
するためにベース抵抗などを低下させることができ、し
かも、セルファラインで微細化して、その性能の安定・
向上に寄与するものである。
第１図は本発明にかかるバイポーラトランジスタの要部
断面図、 第２図＋ａｌ〜（ｅ）は本発明にかかるバイポーラトラ
ンジスタの形成方法の工程順断面図、 第３図はベース引出しバイポーラトランジスタの要部断
面図、 第４図（ａ）〜（ｄｌはベース引出しバイポーラトラン
ジスタの形成方法の工程順断面図である。 図において、 ２１はｐ−型シリコン基板、 ２２はＳｉＯ□膜からなるフィールド絶縁膜、２３はｐ
“層よりなる素子分離帯、 ２４はｎ゛型埋没層、 ２５はｎ型コレクタ層、 ２６はｐ型ベース層、 ２７はｎ型エミッタ層、 ２８はｎ゛型コレクタコンタクト層、 ２９はｐ゛型ベースコンタクト層（異種導電型高濃度層
）、 ３０はｎ゛型エミッタコンタクト層（−導電型高濃度Ｎ
）、 ３１はＳｉｎ、膜、 ３２は薄い５ｉＯｚ膜、 ３３はＳｉＯ□膜（側壁絶縁Ｍ）、 Ｂはベース電極、 Ｅはエミッタ電極、 Ｃはコレクタ電極、 Ｄはベース電極形成領域 を示している。 第２図（子ｔ１２） 第３図 第４図（う＾１１ 第４ ＩＩＣ千の２）
断面図、 第２図＋ａｌ〜（ｅ）は本発明にかかるバイポーラトラ
ンジスタの形成方法の工程順断面図、 第３図はベース引出しバイポーラトランジスタの要部断
面図、 第４図（ａ）〜（ｄｌはベース引出しバイポーラトラン
ジスタの形成方法の工程順断面図である。 図において、 ２１はｐ−型シリコン基板、 ２２はＳｉＯ□膜からなるフィールド絶縁膜、２３はｐ
“層よりなる素子分離帯、 ２４はｎ゛型埋没層、 ２５はｎ型コレクタ層、 ２６はｐ型ベース層、 ２７はｎ型エミッタ層、 ２８はｎ゛型コレクタコンタクト層、 ２９はｐ゛型ベースコンタクト層（異種導電型高濃度層
）、 ３０はｎ゛型エミッタコンタクト層（−導電型高濃度Ｎ
）、 ３１はＳｉｎ、膜、 ３２は薄い５ｉＯｚ膜、 ３３はＳｉＯ□膜（側壁絶縁Ｍ）、 Ｂはベース電極、 Ｅはエミッタ電極、 Ｃはコレクタ電極、 Ｄはベース電極形成領域 を示している。 第２図（子ｔ１２） 第３図 第４図（う＾１１ 第４ ＩＩＣ千の２）
Claims (2)
- （１）フィールド絶縁膜（２２）で分離された一導電型
シリコン基板をコレクタ層（２５）とし、該コレクタ層
上に気相成長させた異種導電型ベース層（２６）と一導
電型エミッタ層（２７）とが台地状に積層され、該一導
電型エミッタ層と自己整合的に絶縁分離されたベース電
極（Ｂ）が異種導電型高濃度層（２９）を介して前記台
地の中央に設けられ、且つ、前記台地の周縁に一導電型
高濃度層（３０）を介したエミッタ電極（Ｅ）が設けら
れていることを特徴とする半導体装置。 - （２）フィールド絶縁膜（２２）で分離された一導電型
コレクタ層（２５）を含むシリコン基板全面に異種導電
型ベース層（２６）と一導電型エミッタ層（２７）とを
気相成長させる工程と、 次いで、前記コレクタ層周囲のフィールド絶縁膜上に成
長した前記エミッタ層とベース層とに一導電型不純物イ
オンを高濃度に注入してエミッタコンタクト層（３０）
を形成し、且つ、該エミッタコンタクト層を含むエミッ
タ層とベース層とをパターンニングして前記コレクタ層
およびコレクタ層周囲のフィールド絶縁膜上に台地状に
形成する工程と、 次いで、全面に絶縁膜（３１）を被着し、更に、前記台
地状に形成したエミッタ層とベース層との中央部分の該
絶縁膜およびエミッタ層を除去してベース電極形成領域
（Ｄ）を窓開けし、該窓内に絶縁薄膜（３２）を生成し
た後、該窓内のベース層に異種導電型不純物イオンを高
濃度に注入してベースコンタクト層（２９）を形成する
工程と、 次いで、該窓内の側壁に絶縁膜（３３）を被着した後、
該窓内にベース電極（Ｂ）を形成し、同時に前記台地の
周縁にエミッタ電極（Ｅ）を形成する工程が含まれてな
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27164890A JPH04147627A (ja) | 1990-10-09 | 1990-10-09 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27164890A JPH04147627A (ja) | 1990-10-09 | 1990-10-09 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04147627A true JPH04147627A (ja) | 1992-05-21 |
Family
ID=17502973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27164890A Pending JPH04147627A (ja) | 1990-10-09 | 1990-10-09 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04147627A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5726069A (en) * | 1994-12-02 | 1998-03-10 | National Semiconductor Corporation | Use of oblique implantation in forming emitter of bipolar transistor |
-
1990
- 1990-10-09 JP JP27164890A patent/JPH04147627A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5726069A (en) * | 1994-12-02 | 1998-03-10 | National Semiconductor Corporation | Use of oblique implantation in forming emitter of bipolar transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2503460B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JPS62155552A (ja) | バイポ−ラ・トランジスタとｃｍｏｓトランジスタの同時製造方法 | |
| JPH05182980A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH03225870A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH03209833A (ja) | 先進的エピタキシャル堆積技術を利用したＳｉ／ＳｉＧｅ異種接合バイポーラトランジスタ及びその製造方法 | |
| JPH04179235A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0482180B2 (ja) | ||
| JPH04147627A (ja) | 半導体装置およびその製造方法 | |
| JPH05175222A (ja) | 半導体装置及びその製造方法 | |
| JP3456864B2 (ja) | 半導体装置及びその製造方法 | |
| JPH034538A (ja) | バイポーラ型半導体装置 | |
| JPS5940571A (ja) | 半導体装置 | |
| JPH04127536A (ja) | 半導体装置の製造方法 | |
| JPS63204648A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH09162192A (ja) | 半導体装置およびその製造方法 | |
| JPH08115921A (ja) | ヘテロ接合バイポーラトランジスタ，及びその製造方法 | |
| JP2546651B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JPH0433343A (ja) | バイポーラ型半導体装置およびその製造方法 | |
| JPS6115372A (ja) | 半導体装置およびその製造方法 | |
| JP2546650B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JPH03131037A (ja) | 半導体装置の製造方法 | |
| JPH0621077A (ja) | 半導体装置およびその製造方法 | |
| JPS6395664A (ja) | 半導体装置の製造方法 | |
| JPH034539A (ja) | 半導体装置及びその製造方法 | |
| JPH0456328A (ja) | 半導体装置の製造方法 |