JPH04139535A - オペランドデータアクセス方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 複数バイトの外部データアクセス幅を持ち、連続するア
ドレスに対するオペランドデータなロードする情報処理
装置のオペランドデータアクセス方式に関し、 カウンタにより抑止されないオペランドデータ読込み命
令を有して処理を簡潔化し、処理を高速化できるように
することを目的とし、 マイクロ命令を保持するメモリと、該メモリから読み出
した実行すべきマイクロ命令を保持するレジスタと、該
レジスタから入力した命令によってオペランドデータの
読込みを実行させる制御回路と、実行した読込み回数を
カウントするカウンタな備えた情報処理装置において、
前記制御回路には前記レジスタから入力した命令をデコ
ードするデコーダと、該デコーダの特定出力ビットで指
定する読込指示信号と他の特定出力ビットで指定するカ
ウント読込指示信号を入力して、カウンタの値によらず
に読込み実行させるか、またはカウンタの値を更新する
とともにカウンタの値により回数制御させて読込み実行
させる読込信号出力手段を備えるような構成としたもの
である。

〔産業上の利用分野　〕

本発明は、複数バイトの外部データアクセス幅を持ち、
連続するアドレスに対するオペランドデータをロードす
る情報処理装置のオペランドデータアクセス方式に関す
る。

〔従来の技術　〕

近年コンピュータシステムの高速化の要求に伴ない、命
令頻度の高いメモリアクセス命令に対しては、その実行
の高速化に対する要求か高い。このため、メモリバス幅
の拡張や、インタリーブ方式によるバスのデータ転送ス
ピードの向上が図られているが、バス幅が大きくなって
もデータアクセスが境界をまたがる場合には複数回のバ
スアクセスが必要であり、その場合の性能低下を最少限
に抑えることが要求される。

従来の処理装置においては、第４図に示すように、バス
バウンダリが４バイト幅で８バイトのデータを扱うもの
とする時、０番地より８バイト分のデータを読み出す場
合（例１）、リードアドレスレジスタにリードアドレス
として０をセットする。セットした後、リードアドレス
の下位２ビツトによって以後の処理を決定する。判定の
結果は０てあり、リートアクセス、リードアドレスレジ
スタの２回更新等を行なう。これによって０番地より８
バイトのデータが読み出される。

また、２番地より８バイト分のデータを読み出す場合（
例２）では、４バイト目と８バイト目の２つのバスバウ
ンダリにデータがまたがる。この時には、リードアドレ
スとして２をリードアドレスレジスタにセットし、下位
２ビツトの判定には値１０によって、リードアクセス、
リードアドレスレジスタの３回更新を行ない、２番地よ
り８バイトのデータを読み出す。

このように外部アクセスを行なう際にリートアドレスを
チエツクし、バスの境界をまたがるか否かを判定し、外
部アクセスの回数と切り出しバイト数を判定するものが
あった。

また、他の従来例においては、外部アクセスを行なう際
にリードバイト数をカウンタにセットし、メモリリード
命令を余分に発行し、カウンタの値が０になったらリー
ド命令の実行を抑止するものがある。

この処理装置において、例えば、任意の文字列の中の文
字を他の独立した位置にある文字と比較する場合等のよ
うに、連続した領域を読み出すとともに、特定の領域（
飛び領域）についても読み出す必要がある時には、第５
図に示すように、カウンタによるリードリクエストの抑
止機能のない場合には、まず、連続領域の（先頭）アド
レスをセットしくステップ１１）、連続領域長をカウン
タにセットしくステップ１２）、カウンタが０になるま
でカウンタリートＣＲＥＡＤを繰り返して連続領域のデ
ータを読み込む（ステップ１３）。それから、飛び領域
の（先頭）アドレス（飛び飛びアドレス）をセットしく
ステップ１４）、カウンタに飛び領域長をセットして（
ステップ１５）、カウンタリードＣＲＥＡＤさせ、飛び
領域のデータを読み込む（ステップ１６）。

このように、連続領域のデータ読込みと、飛び領域のデ
ータ読込みを順に実行する。

〔発明が解決しようとする課題　〕

上記従来の処理装置では、外部アクセスを行なう際にリ
ードアドレスをチエツクし、バスの境界をまたがるか否
かを判定し、外部アクセスの回数と切り出しバイト数を
判定する必要があるため、何ステップかの命令を実行し
なければならず、オペランドデータを取り込むまでに時
間を要した。

また、カウンタによりメモリアクセスを抑止する場合で
は、同一アドレスのデータを何回も読込むには、毎回カ
ウンタなセットしなければならず、それだけ余計な処理
時間を要するという間点があった。

本発明は、上記問題点に鑑みて成されたものあり、その
解決を目的として設定される技術的；題は、カウンタに
より抑止されないオペランデータ読込み命令を有して処
理を簡潔化し、処理を高速化させるオペランドデータア
クセス方式；提供することにある。

（課題を解決するための手段　） 本発明は、上記課題を解決するための具体的ノ手段とし
て、第１図に示すように、オペランデータアクセス方式
を構成するにあたり、マイて口命令を保持するメモリ２
１と、該メモリ２１メら読み出した実行すべきマイクロ
命令を保持す七レジスタ２２と、該レジスタ２２から入
力した省令によってオペランドデータの読込みを実行さ
する制御回路２３と、実行した読込み回数をカラご卜す
るカウンタ２４を備えた情報処理装置におして、前記制
御回路２３には前記レジスタ２２から入力した命令をデ
コードするデコーダ２３ａと、該デコーダ２３ａの特定
出力ビットで指定する読込指示信号と他の特定出力ビッ
トで指定するカウント読込指示信号を入力して、カウン
タ２４によらずに読込み実行させるか、またはカウンタ
２４の値を更新するとともにカウンタ２４の値により回
数制御させて読込み実行させる読込信号出力手段２３ｂ
を備えたものである。

〔作用） 本発明は上記構成により、読込み実行に際し、制御回路
２３では、デコーダ２３ａの特定出力ビットにより指定
される読込指示信号と、他の特定出力ビットによって指
定されるカウント読込指示信号の値に従い実行する。こ
の時、オペランドデータのアクセスの方法が、カウント
読込指示信号に基づき、連続するオペランドアドレスを
読込む指示となっていれば、カウンタ２４に読込み回数
をセットするとともに、読込信号出力手段２３ｂより読
込信号を出力して、セット回数分の読込みを実行させ、
また、読込指示信号によって、飛び飛びのアドレスに対
してリクエストを発行する指示であれば、読込信号出力
手段２３ｂより読込信号を出力して、カウンタ２４のセ
ットをせず、カウンタ２４によって制御されない読込み
を実行させる。

〔実施例　〕

以下、本発明の実施例として、読込指示信号出力手段を
ゲート回路により構成した場合について図示説明する。

第２図に実施例装置の構成を示す。

ここに、３１はマイクロ命令保持メモリであり、情報処
理装置を制御するためのマイクロ命令を保持する。３２
はマイクロ命令保持レジスタであり、マイクロ命令保持
メモリ３１から読み出されたマイクロ命令が一時保持さ
れる。３３は制御回路であり、マイクロ命令保持レジス
タ３２に保持されたマイクロ命令により動作する。３４
はリートカウンタ（ＲＣ）であり、制御回路３３の指示
により読み出すデータのバイト数を初期データとしてセ
ットし、読込みを実行するごとに読込データ長だけ減算
する。３５はＲＣ更新回路であり、リードアクセスが行
なわれるたびに、次のバスバウンダリまでのバイト数分
だけ更新されたデータをセットする。３６はリードアク
セスレジスタ（ＲＡ）であり、制御回路３３の指示によ
りリードアドレスの初期データをセットし、読込みを実
行するごとに読込データ長だけ加算する。

３７はＲＡ更新回路であり、リードアクセスが行なわれ
るたびにリードアクセスレジスタ３６の内容を、次のバ
スバウンダリまで更新する。

制御回路３３には、マイクロ命令保持レジスタ３２から
のマイクロ命令をデコードするデコーダ３３ａと、デコ
ーダ３３ａによりデコードされたビット単位の信号のう
ち最下位ビットの信号なＲＥＡＤ　（読込み指示）信号
、下位２ビツト目の信号をＣＲＥＡＤ　（繰返し読込み
指示）信号として入力し、それらの値を基に、連続する
オペランドアドレスを読み込ませるか、飛び領域のオペ
ランドアトレスを複数回読み込ませるかを選択し、読込
みを実行させるメモリリード信号を発行するリード信号
出力回路３３ｂを設ける。

リード信号出力回路３３ｂは、デコーダ３３ａからのＣ
ＲＥＡＤ指示信号とリードカウンタ３４からの出力信号
との論理積を出力するＡＮＤ　（アンド）回路３３ｃと
、このＡＮＤ回路３３ｃの出力とデコーダ３３ａからの
ＲＥＡＤ指示信号との論理和をメモリリード信号として
出力するＯＲ（オア）回路３３ｄを備える。

このように構成した実施例においては、マイクロ命令保
持メモリ３１より実行すべき命令をマイクロ命令保持レ
ジスタ３２に保持させ、そのマイクロ命令保持レジスタ
３２の命令を制御回路３３が入力する。制御回路３３で
は、入力した命令をデコーダ３３ａによりデコードし、
そのデコードした信号の最下位ビットをＲＥＡＤ指示信
号としてリード信号出力回路３３ｂのＯＲ回路３３ｄに
入力させ、下位２ビツト目をＣＲＥＡＤ信号としてリー
ト信号出力回路３３ｂのＡＮＤ回路３３ｃに入力させ、
そして、それらの上位ビットによって、それぞれリード
カウンタ３４にＲＣセット信号を、ＲＣ更新回路３５に
ＲＣ更新信号を、リードアドレスレジスタ３６にＲＡ上
セツト号を、ＲＡ更新回路３５にＲＡ更新信号を入力さ
せる。

ＲＣセット信号を入力したリードカウンタ３４では、読
込みデータ長の値（第４図のデータでは８バイト）がセ
ットされる。ＲＡ上セツト号を入力したリードアドレス
レジスタ３６では、初回の読込み先頭アドレスのバイト
数（第４図のデータでは、例１の初回には０、例２の初
回には２）を、次回以降は次のパスバウンダリまで更新
されたバイト数（第４図のデータでは回数ｎに対して４
ｎバイト）がセットされる。

リードカウンタ３４とリードアドレスレジスタ３６に初
期データがセットされると、リードカウンタ３４ではＲ
Ｃ更新回路３５によって内容が１バイトずつ減算されて
次のパスバウンダリまで更新され、リードアドレスレジ
スタ３６では内容が１バイトずつ加算されて次のパスバ
ウンダリまで更新される。リードカウンタ３４が更新さ
れると、その出力はＡＮＤ回路３３ｃに入力され、デコ
ーダ３３ａからのＣＲＥＡＤ信号との論理積がとられて
ＯＲ回路３３ｄへ入力され、デコーダ３３ａからのＲＥ
ＡＤ信号との論理和がメモリリード信号として出力され
る。

これにより連続領域の読込みに引続いて、飛び領域の読
込みを行なう場合には、第３図に示すように、リードア
ドレスレジスタ３６に連続領域の先頭アドレスがセット
され（ステ・ンブ４１）、リードカウンタ３４に連続領
域長がセットされる（ステップ４２）と、リードカウン
タ３４が０になるまでＣＲＥＡＤ指示信号に基づくメモ
リリード信号が出力され、読込みが実行される（ステッ
プ４３）。連続領域のすべてのデータ読込みが終了する
と、飛び領域の先頭アドレスがリードアドレスレジスタ
３６にセットされ（ステ・ンブ４４）、デコーダ３３ａ
からのＲＥＡＤ指示信号に基づき出力されるメモリリー
ド信号によって読込みが実行される（ステップ４５）。

このように実施例では、連続領域の読込みについてはＣ
ＲＥＡＤ信号に基づき、また、飛び領域の読込みについ
てはＲＥＡＤ信号に基づき、メモリリード信号を出力し
て必要な読込みを実行できるようにしたことによって、
不要なリードカウンタ３４へのデータセットが避けられ
、飛び領域のオペランドを複数回アクセスする場合にも
余分な命令を実行しないですみ、命令ステップの削減が
図れ、処理速度を高速化できる。

〔発明の効果　） 以上のように本発明では、オペランドデータのアクセス
方法が、カウント読込指示信号に基づき連続するオペラ
ンドアドレスの読込みであれば、カウンタ２４のセット
回数の読込みを実行させ、また、読込指示信号に基づき
飛び飛びのアドレスを複数回読込む指示であれば、カウ
ンタ２４に制御されない読込みを実行させることができ
るようにしたことによって、連続領域をアクセスする場
合にも、飛び領域を複数回アクセスする場合にも余分な
命令の実行が不要となり、命令ステップ力の削減ができ
、処理を高速化できる。

【図面の簡単な説明】

第１図は、本発明の原理図、 第２図は、実施例装置の構成図、 第３図は、実施例の処理流れ図、 第４図は、従来におけるデータとパスバウンダリの関係
を示す領域説明図、 第５図は、従来における処理流れ図。 ２１・・・（マイクロ命令保持）メモリ２２・・・（マ
イクロ命令保持）レジスタ２３・・・制御回路 ２３ａ・・・デコーダ ２３ｂ・・・読込信号出力手段 ２４・・・（読込み回数）カウンタ １をｉＡ楢号 本発明の原理図 第 図 実施例の処理流れ図 第 図 従来における処理流れ図 第 図

Claims (1)

1. 【特許請求の範囲】 マイクロ命令を保持するメモリ（２１）と、該メモリ（
   ２１）から読み出した実行すべきマイクロ命令を保持す
   るレジスタ（２２）と、該レジスタ（２２）から入力し
   た命令によってオペランドデータの読込みを実行させる
   制御回路（２３）と、実行した読込み回数をカウントす
   るカウンタ（２４）を備えた情報処理装置において、 前記制御回路（２３）には前記レジスタ （２２）から入力した命令をデコードするデコーダ（２
   ３ａ）と、 該デコーダ（２３ａ）の特定出力ビットで指定する読込
   指示信号と他の特定出力ビットで指定するカウント読込
   指示信号を入力して、カウンタ（２４）の値によらずに
   読込み実行させるか、またはカウンタ（２４）の値を更
   新するとともにカウンタ（２４）の値により回数制御さ
   せて読込み実行させる読込信号出力手段（２３ｂ）を 備えたことを特徴とするオペランドデータアクセス方式
   。