JPH04133659A

JPH04133659A - 共振型ｄｃ―ｄｃコンバータ

Info

Publication number: JPH04133659A
Application number: JP25369290A
Authority: JP
Inventors: Motoharu Kitamura; 北村　元治
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1990-09-21
Filing date: 1990-09-21
Publication date: 1992-05-07

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、スイッチを繰り返し開閉させることにより入
力電源からの電力を変換回路に供給して変換出力を得る
ようにした共振型ＤＣ−ＤＣコンバータの改良に関する
。

〔従来の技術〕

ｒｃｌａ＋ｓ　Ｅ　ｒｅｓｏｎａｎｔ　Ｒ１ｇｏｌａ＋
ｅｄ　ＤＣ／ＤＣＰｏｖｅ＋　Ｃｏｎｖｅ＋ｌ＋ｚ：Ａ
ｎａｌｙｓｉｓ　ＧＩ　Ｏｐ！ｒａ＋１ｏｎｓ、ａｎｄ
　Ｅｘｐｅ＋ｉｍｅｎｌａｌ　Ｒｅ５ｕｌｔｓ　ａｔ　
１．５Ｍ１ｌ！　Ｊ　ＩＥＥＥ　ＴＲＡＮＳＡＣＴＩＯ
ＮＳＯＮ　ＰＯＷＥＲＥＬＥＣＴＲＯＮＩＣ３，ＶＯＬ
、ＰＥ−Ｉ　Ｎｏ、２　ＡＰＲＩＬ　１９８６、または
ＵＳＰ第４．６０７．３２３号公報には、スイッチの開
閉周波数を変化させて変換出力を制御する共振型ＤＣ−
ＤＣコンバータが記載されている。

また、「補助スイッチにより電圧調整を行う準Ｅ級共振
形ＤＣ−ＤＣコンバータの静特性の解析」電子情報通信
学会論文誌　Ｃ−ＩＩ　　Ｖｏｌ１７２−Ｃ−ＩＩｋ　
６　ｐｐ、　６０５−６１．６　　に記載されているよ
うに、補助スイッチのスイッチングのデユーティを変更
して回路の共振周波数を変更し、これにより出力を制御
する共振型ＤＣ−ＤＣコンバータが提案されている。

〔発明が解決しようとする課題〕

上記前者の共振型ＤＣ−ＤＣコンバータにおいては、入
力電圧を降圧して出力する場合、この降圧比を大きくす
るにつれて出力側のインピーダンスが増大し、小レベル
の共振電流が流れなくなるため、出力の制御可能範囲が
狭いことになる。

また、後者の電子情報通信学会論文誌記載の共振型ＤＣ
−ＤＣコンバータにおいては、入力電圧を降圧して出力
する場合、前記同様出力の制御可能範囲が狭く、更にパ
ワートランジスタや共振電流の位相に関する信号を帰還
させるための電流位相検出手段を追加する必要がある。

本発明は、上記に鑑みてなされたもので、変換出力の検
出結果に応じて停止、開始される開閉用のスイッチを、
入力電源のレベルが相対的に低い時点で交互に切換える
ことにより、変換出力を安定させるようにした共振型Ｄ
Ｃ−ＤＣコンバータを提供することを目的とするもので
ある。

〔課題を解決するための手段〕

本発明は、スイッチを繰り返し開閉させることにより入
力電源からの電力を変換回路に供給して変換出力を得る
ようにした共振型ＤＣ−ＤＣコンバータにおいて、上記
入力電源に所定の周期で相対的にレベルの低い期間を形
成する入力電源形成手段と、上記変換出力レベルを検出
する出力検出手段と、上記変換出力の大小レベルに応し
た信号を出力する信号出力手段と、上記大小レベルに応
じた信号の変化に基づいて上記入力電源の相対的にレベ
ルの低い時点で上記スイッチの開閉動作の停止、開始を
交互に切換えるスイッチ動作切換手段とを備え、該スイ
ッチの開閉動作の停止、開始を交互に切換えることによ
り変換出力を安定させるようにしたことを特徴とするも
のである。

〔作用〕

本発明によれば、スイッチは開閉動作を繰り返して入力
電源からの電力を変換回路に供給し、変換出力を送出し
ている。そして、変換出力が出力検出手段で検出され、
その大小レベルに応じた信号が出力される。一方、上記
入力電源には所定の周期で相対的にレベルの低い期間が
形成されており、上記変換出力の大小レベルに応じた信
号の変化に基づいて上記入力電源の相対的にレベルの低
い時点で上記スイッチの開閉動作の停止、開始が交互に
切換えられ、これにより変換出力が安定する。すなわち
、大レベルの信号が出力された後の上記相対的にレベル
の低い時点でスイッチはその開閉動作を駆動から停止に
切換えられ、逆に小レベルの信号が出力された後の上記
相対的にレベルの低い時点でスイッチはその開閉動作を
停止から開始に切換えられる。

〔実施例〕

第１図は、本発明に係る共振型ＤＣ−ＤＣコンバータの
一例を示すブロック図である。

商用電源１からコンデンサＣＩまでは入力電源形成手段
を構成し、該商用電源１からの交流出力はコンデンサＣ
２を有するノイズフィルタＮＦを介してダイオードＤ３
〜Ｄ６から成るダイオードブリッジに導かれ、全波整流
される。この全波整流電流はコンデンサＣＩで平滑され
、入力電源とされる（第２図、ａ）。上記コンデンサＣ
１は容量の小さいコンデンサが用いられる。例えば、該
コンデンサＣ１の容量をＣｉとし、回路の実効負荷抵抗
をＲとしたとき、ｆｆＣ１×Ｒｅｆｆ〈０．００１　　・・・（１）の関係を
満たすような容量Ｃ１が選定されることが、低平滑度を
得る回路設計上好ましい。上記（１）式の数値、ｒｏ、
０ＯＩＪは商用電源を全波整流したときの１波長の略１
／１０に相当している。

なお、Ｃ１ＸＲの値は上記（１）式に限定ｆｆされず、少なくともｒｏ、Ｏ１ｊ以下であればよい。

第２図の波形ａは、商用電源を上記ダイオードＤ３〜Ｄ
６から成るダイオードブリッジで全波整流し、更に上記
コンデンサＣＩで平滑した入力電源の電圧波形を示す。

同波形ａに示すように、入力電源は商用周波数の１／２
の周期の正弦波状のリップル、すなわち相対的にレベル
の低い期間が形成されている。

なお、ダイオードブリッジに代えて半波整流する整流回
路を用いてもよい。

コンデンサＣとコイルＬからなる直列回路は共振タンク
を構成するものである。コンデンサＣ工は上記共振タン
クの特性インピーダンス（共振周波数に関与）を変更す
るためのものである。チョークコイルＬｉは上記人力電
源から電力を上記共振タンクに供給するものである。Ｓ
Ｗは上記コンデンサＣ１に並列接続され、後述するゲー
ト駆動用トランジスタＱ１〜Ｑ４　（以下、ゲート駆動
回路１０という）からの開閉用のパルス列信号によりス
イッチングされるパワーＭｏＳトランジスタからなるス
イッチである。

トランスＴは上記スイッチＳＷのスイッチングにより一
次側コイルＮ１を介して二次側コイルＮ２１．Ｎ２２に
電圧を誘起するものである。ダイオードＤ７．Ｄ８およ
びコンデンサｃｏは上記二次側コイルＮ２□、Ｎ２２の
誘起電圧を全波整流、平滑するものである。

以上の共振タンクからコンデンサＣＯまでの回路により
変換回路が構成されている。

２は出力側に接続された負荷で、Ｒ８は該負荷２に供給
される出力電流を検出する出力電流検出抵抗である。

３はオペアンプからなる比較回路で、非反転入力端子に
は不図示の定電源Ｖｐを抵抗Ｒ工、Ｒ２て分圧した比較
基準電圧（第２図、ａ、破線レベル）が入力され、反転
入力端子には上記入力電源が抵抗Ｒ３，Ｒ４で分圧され
て入力されている。

該比較回路３は入力電源が上記比較基準電圧以上の期間
ロウレベルを出力し、以下の期間ノ＼イレベルを出力す
るようになされている（第２図、ｂ）。

なお、この比較基準電圧は入力電源のリップル電圧を考
慮して設定されている。４はオペアンプからなる比較回
路で、非反転入力端子には不図示の定電源Ｖｐを抵抗Ｒ
５，Ｒ６で分圧した比較基準電圧が入力され、反転入力
端子には上記出力電流検出抵抗Ｒ８からの検出電圧が入
力されている。

該比較回路４は検出電圧、すなわち出力電流が比較基準
電圧を越えるとロウレベルを出力し、それ以下のときは
ハイレベルを出力するようになされている（第２図、Ｃ
）。

５及び６はＤ−フリップフロップ（以下５Ｄ−ＦＦとい
う）で、Ｄ−ＦＦ５のＣＫ１端子には比較回路３の出力
が、Ｄ工端子には比較回路４の出力が導かれ、一方、Ｄ
−ＦＦ６のＤ２端子にはＤ−ＦＦ５のＱ□比出力第２図
、ｄ）が、ＣＫ２端子には後述する発振回路８の出力（
第２図、ｅ）が導かれている。なお、このＤ−ＦＦ５，
６はＣＫ１．ＣＫ２端子への入力信号がハイからロウへ
の変化タイミングで動作するようになされている。７は
ＮＡＮＤ回路で、上記Ｄ−ＦＦ６のＱ２出力（第２図、
ｆ）及び発振回路８の出力ｅが導かれている。

発振回路８は発振子ＸＬ、その両端のコンデンサＣ３，
Ｃ４、振動子ＸＬに並列接続された抵抗Ｒ７とインバー
タ８１及び発振出力用のインバータ８２とから構成され
、上記スイッチＳＷを開閉動作させる、例えばＩＭＨｚ
とか２ＭＨｚ程度の周波数のパルス列ｅを出力するもの
である。

９は該ＮＡＮＤ回路７の出力を反転するインバータで、
反転出力（第２図、ｇ）は電力増幅用のトランジスタＱ
１〜Ｑ４からなるゲート駆動回路１０に導かれて開閉用
パルス信号としてスイッチＳＷのゲートに導かれる。

第３図は、スイッチＳＷが停止から駆動に切換えられた
時点で発生するスイッチング損失を説明するもので、該
スイッチＳＷに現れる電圧波形を示したものである。

なお、スイッチＳＷを駆動開始させる場合、開始当初の
電力不足を補うべく初回の開閉パルスの幅を通常時の数
倍にすることが好ましい。波形Ａは３倍、波形Ｂは４倍
、波形Ｃは５倍、波形りは７倍の場合を示している。

上記各波形において、電圧波形が正弦波状の場合は損失
が少ない（ないしは無損失）スイッチングで、正弦波の
一部が縦方向にスライスされている場合は損失を伴うス
イッチングである。

すなわち、波形Ａでは最初の６波形にスイッチング損失
が読み取れ、波形Ｂでは最初の５波形にスイッチング損
失が読み取れ、波形Ｃては最初の３波形にスイッチング
損失が読み取れ、波形りては最初の波形にのみスイッチ
ング損失が読み取れる。

また、第４図、第５図は、スイッチｓｗが駆動から停止
に切換えられた時点で発生する過電圧を説明するもので
、該スイッチｓｗのゲート及び両端の電圧波形を示した
ものである。第４図は開閉パルスのデユーティを大小変
更した場合のもので、第５図は共振タンクのコンデンサ
Ｃの容量を変更した場合のものである。

第４図において、波形Ａ、Ａ−，ＣはスイッチＳＷの両
端電圧、波形Ｂ、Ｂ＝、ＤはスイッチＳＷのゲート電圧
を示している。なお、波形Ａ゛Ｂ′は波形Ａ、Ｂを時間
方向に２０倍拡大したものである。

この例テハ、Ｌ＝４２μＨ，Ｃ＝１８０ｐＦ。

開閉周波数＝２ＭＨｚ、ＣＩ　＝１６０ｐＦとＬ、商用
電源を用いている。波形Ａ、Ｂはデユーティが小さい場
合で、波形Ａに示すようにスイッチの開閉動作が停止さ
れた直後に６５０ｖ程度の過電圧か発生している。また
、波形Ｃ，Ｄはデユーティが大きい場合で、波形Ｃに示
すようにスイッチの開閉動作が停止された直後に６９０
ｖ程度のより高い過電圧が発生している。

第５図において、波形Ａ、Ｃ，ＥはスイッチＳＷの両端
電圧、波形Ｂ、Ｄ、ＦはスイッチＳＷのゲート電圧を示
している。この例では、Ｌ−４２μＨ，Ｃ１＝４３　ｐ
　Ｆ、開閉周波数＝２ＭＨｚとし、商用電源を用いてい
る。また、コンデンサＣの容量は、波形Ａ、Ｂで２００
ｐＦ、波形Ｃ，Ｄで２２０ｐＦ、波形Ｅ、Ｆで２４０ｐ
Ｆである。

同図より分かるように、コンデンサＣの容量が小さくな
る程、スイッチの開閉動作停止時における過電圧レベル
が高くなっている。

次に、動作について説明する。

比較回路３は入力電源のリップルが比較回路３の比較基
準電圧以下の期間、すなわち前述したように入力電源の
レベルが相対的に低い期間、ハイレベルのパルスｂを出
力している。なお、このパルスｂは入力電源が商用電源
から得られているため、略一定の周期で現われている。

例えば商用周波数が５０Ｈｚの場合、その周期は１０　
ｍ、　ｓである。

以下、第２図のタイムチャートにおける各期間毎に説明
する。

（１）ｔｌ〜ｔ２期間通常時、すなわち負荷２への出力電流が好適な範囲内に
あるときは、比較回路４は、波形Ｃに示すようにハイレ
ベルを出力しており、この間Ｄ−ＦＦ５のＱ１出力ｄは
ハイレベルに維持される。

このため、Ｄ−ＦＦ６はＣＫ２端子に発振回路８からの
パルス列ｅが入力されても、Ｑ２出力は、波形ｆに示す
ようにハイレベルに維持される。従って、ＮＡＮＤ回路
７は上記発振回路８からの周波数パルス列ｅを反転させ
て通過させ、この反転パルス列は次段インバータで元の
極性に反転された後、ゲート駆動回路１０に導かれる。

この結果、スイッチＳＷがパルス列ｇによりスイッチン
グされて共振タンクを駆動させ、これにより変換回路か
稼動されて負荷２へ出力電流を供給する。

（２）ｔ２〜ｔ３期間負荷２への出力電流が増大して、ｔ２時点で比較回路４
の出力Ｃがロウレベルに変化しても、次周期のパルス信
号Ｂ１が発生するまでは、Ｄ−ＦＦ５のＱ１出力は上記
（１）と同じ状態に持続されるため、スイッチＳＷかパ
ルス列ｇによりスイッチングされて変換回路を稼動させ
、負荷２へ出力電流を供給する。

（３）ｔ３〜ｔ４期間比較回路４の出力Ｃのロウレベルへの変化後、次周期の
パルス信号Ｂ１が発生すると（立ち下がりはｔ３時点）
、Ｄ−ＦＦ５のＱ□比出力、波形ｄに示すようにハイレ
ベルからロウレベルに変化する。このＤ−ＦＦ５のＱ１
出力変化により、この直後のパルスＥ１が入力されると
Ｄ−Ｆ　Ｆ　６のＱ２出力は、波形ｆに示すようにロウ
レベルに変化する。このため発振回路８からのパルス列
ｅはＮＡＮＤ回路７で遮断され、パルス列ｅのスイッチ
ＳＷへの供給が、波形ｇに示すように停止される。従っ
て、変換回路が稼動を停止されるため、負荷２への出力
電流の供給か停止される。

このように、変換回路は入力電源のレベルが相対的に低
いｔ３時点で、稼動から停止に切換えられるので、停止
前に回路内に蓄積されているエネルギーが少なく、この
ため第４，５図に示したように駆動停止に伴い発生する
過電圧レベルは極力抑制される。

（４）ｔ４〜ｔ５期間上記（３）の停止期間により出力電流が減少し、比較回
路４の出力Ｃが再びハイレベルに復帰すると（ｔ、ｉ時
点）　、Ｄ−ＦＦ５のＤ１端子がハイレベルに変化する
が、次周期のパルス信号Ｂ２が発生するまでは上記（３
）と同じ状態に持続され、パルス列ｅのスイッチＳＷへ
の供給が、波形ｇに示すように停止される。従って、変
換回路は稼動を停止状態に維持されるため、負荷２への
出力電流の供給が停止されたままとなる。

なお、この（４）の場合には出力電流はパルス信号すが
２個で所定レベルまで復帰しているが、出力電流がパル
ス信号すのＮ個分に亘って減少しない場合などには、Ｎ
の値をいくらでも大きくとり得るので、出力の制御可能
範囲がより広範囲となる。

（５）ｔ５時点〜次周期パルス信号Ｂ２が発生して（ｔｓ時点）、Ｄ−Ｆ
Ｆ５のＱ工出力ｄがハイレベルに変化すると、この直後
に入力されるパルスＥ２によりＤ−ＦＦ６のＱ２出力ｆ
がハイレベルに変化して、前記（１）と同様スイッチＳ
Ｗがパルス列ｇによりスイッチングされて変換回路の稼
動を開始させ、負荷２へ出力電流を供給する。

なお、比較回路４にヒステリシスを持たせてもよく、ま
た高レベル検出用と低レベル検出用とを別個に設けても
よい。

〔発明の効果〕

以上説明したように、本発明によれば、低スイッチング
損失の下で変換出力を広範囲に安定制御し得る。

また、入力電源に相対的にレベルの低い期間を形成し、
この時点においてスイッチ開閉動作を駆動から停止に切
換えるようにしたので、過電圧を抑制出来、且つ上記時
点において停止から駆動に切換えるようにしたので、ス
イッチング損失を抑制することが出来る。

【図面の簡単な説明】

第１図は本発明に係る共振型ＤＣ−ＤＣコンバータの一
例を示すブロック図、第２図は本発明の詳細な説明する
タイムチャート、第３図はスイッチＳＷが停止から駆動
に切換えられた時点で発生するスイッチング損失を説明
する該スイッチＳＷに現れる電圧波形図、第４図、第５
図はスイッチＳＷが駆動から停止に切換えられた時点で
発生する過電圧を説明する該スイッチＳＷのゲート及び
両端の電圧波形図である。１・・・商用電源、２・・・負荷、３，４・・・比較回
路、５．６・・・Ｄ−フリップフロップ、７・・・ＮＡ
ＮＤ回路、８・・・発振回路、９・・・インバータ、１
０・・・ゲート駆動回路、Ｄ３〜Ｄ６・・・整流回路を
構成するダイオード、ＣＩ・・・平滑用コンデンサ、Ｌ
ｉ・・・チョークコイル、Ｌ、Ｃ・・・共振タンクを構
成するコイルとコンデンサ、ＳＷ・・・スイッチ、Ｔ・
・・トランス、Ｄ７．Ｄ８・・・ダイオード、ｃｏ・・
・コンデンサ、Ｒ１−Ｒ６・・・抵抗、Ｒ８・・・出力
電流検出抵抗。

Claims

【特許請求の範囲】

１、スイッチを繰り返し開閉させることにより入力電源
からの電力を変換回路に供給して変換出力を得るように
した共振型ＤＣ−ＤＣコンバータにおいて、上記入力電
源に所定の周期で相対的にレベルの低い期間を形成する
入力電源形成手段と、上記変換出力レベルを検出する出
力検出手段と、上記変換出力の大小レベルに応じた信号
を出力する信号出力手段と、上記大小レベルに応じた信
号の変化に基づいて上記入力電源の相対的にレベルの低
い時点で上記スイッチの開閉動作の停止、開始を交互に
切換えるスイッチ動作切換手段とを備え、該スイッチの
開閉動作の停止、開始を交互に切換えることにより変換
出力を安定させるようにしたことを特徴とする共振型Ｄ
Ｃ−ＤＣコンバータ。