JP2001008453A - スイッチング電源装置 - Google Patents

Abstract

(57)【要約】 【課題】 スイッチング電源装置において、スイッチン
グレギュレータの汎用回路に僅かな部品を追加するだけ
で、容易にゼロボルトスイッチングに近い疑似共振制御
回路を構成することができ、スイッチングロスやノイズ
の大幅な削減と、変換効率の改善を図る。 【解決手段】 電源制御回路２の起動入力端子RT/CT
に、端子電圧が所定電圧に維持されるように電源を供給
する回路を閉路するスイッチSWAをオンさせる電圧検出
回路５を備え、メインスイッチ素子Q1の両端電圧が入力
電圧値から零ボルトに最も近づくまでの時間と、スイッ
チSWAがオフしてから起動入力端子RT/CTの電圧が下限の
閾値まで下降するまでの時間とが一致するように設定し
た。これにより、メインスイッチ素子Q1の両端電圧が最
も零ボルトに近づく付近のタイミングで、同素子をター
ンオンさせることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フライバックトラ
ンスをスイッチング動作させると共にフィードバック制
御することで２次巻線側に直流出力を得るスイッチング
電源装置に関するものである。

【０００２】

【従来の技術】従来のこの種のスイッチング電源装置に
は、例えば、特開平１０−２５７７６１号公報に示され
るように、電力変圧器、スイッチング信号を受け取りタ
ーンオン／ターンオフ動作する制御トランジスタ、及び
スイッチング信号を生成するパルス幅変調制御装置を用
いたものが知られている。このようなパルス幅変調制御
装置を用いた、フライバツク方式のスイッチングレギュ
レータによる汎用の電源装置の回路を図３に示す。

【０００３】図３において、入力と出力の間にフライバ
ックトランスT1が設けられ、その１次巻線（Ｐ巻線）に
直列に制御トランジスタ（メインスイッチ素子；以下、
メインスイッチと略す）Q1が挿入され、このメインスイ
ッチQ1に対するスイッチング信号を生成する電源制御回
路２が設けられている。電源制御回路２には、スイッチ
ング信号の発生タイミングを規定する抵抗とコンデンサ
から成る充電回路３が接続され、また、出力電圧安定化
のための出力電圧フィードバック制御回路４からの信号
が入力される。電源制御回路２は、パルス幅変調制御の
ためのＩＣ（ＵＣ３８４３等）であり、基準電源２１、
発振器２２、エラーアンプ２３、電流センスコンパレー
タ２４、フリップフロップ２５、NOR回路２６を内蔵
し、そのそれぞれの機能は次の通りである。

【０００４】基準電源２１：Ｖccから入力される電源よ
りＶref端子に供給する基準となる電圧(Ｖref)とエラー
アンプ２３の基準電圧を供給する。 発振器２２：入力側にはRT/CT端子（起動入力端子）、
出力側にはフリップフロップ２５のセット入力とNOR回
路２６の入力が接続され、RT/CT端子の電圧（Ｖref端子
から抵抗RTを通してコンデンサCTを充電した電圧）が上
限の閾値（通常Ｖrefの約2/3の値）に達すると内蔵の放
電回路が働き、下限の閾値（通常、Ｖrefの約1/3の値）
までこの電圧を放電し、放電期間中にフリップフロップ
２５にセット信号とNOR回路２６に"Ｈ"の信号を出力す
る。 エラーアンプ２３：非反転入力に基準電源２１より基準
電圧が供給され、反転入力にはFB端子、出力に電流セン
スコンパレータ２４が接続されており、FB端子への入力
により電流センスコンパレータ２４のスレッシュホール
ド・レベルを設定する。 電流センスコンパレータ２４：非反転入力にはエラーア
ンプ２３の出力とCOMP端子、反転入力にはIsens端子、
出力にはフリップフロップ２５のリセット入力が接続さ
れ、トランスT1のＰ巻線に流れる電流を抵抗RSにより電
圧に変換し、Isens端子より入力した電圧がエラーアン
プ２３及びCOMP端子により設定されたスレッシュホール
ド・レベルに達するとフリップフロップ２５にリセット
信号を出力する。 フリップフロップ２５：セット入力には発振器２２の出
力、リセット入力には電流センスコンパレータ２４の出
力、反転出力にはNOR回路２６が接続され、発振周波数
とデューティを制御する。 NOR回路２６：一方の入力には発振器２２の出力、もう
一方の入力にはフリップフロップ２５の反転出力、出力
にはメインスイッチQ1のゲートが接続され、デッドタイ
ムを制御する。

【０００５】上記構成で成る電源装置の動作のタイムチ
ャートを図４に示す。その動作について、同図の，
，の期間に分けて説明する。 メインスイッチQ1のオン期間：RT/CT端子電圧が下限
の閾値まで低下すると、発振器２２内部の放電回路はオ
フし、RT/CT端子の電圧は上昇し始めると同時に、OUT端
子が"Ｈ"に切替り、メインスイッチQ1のゲートに電圧を
与えることにより、メインスイッチQ1はオンし、Ｐ巻線
に同巻線のインダクタンスを傾きとした1次関数で増加
し続ける電流(=Q1Id)が流れる。 メインスイッチQ1のターンオフ期間：Ｐ巻線に流れる
電流が増加し、この値を抵抗RSにより電圧に変換した値
すなわちIsens端子電圧がエラーアンプ２３及びCOMP端
子により設定されたスレッシュホールド・レベルに達す
ると、電流センスコンパレータ２４からフリップフロッ
プ２５にリセット信号が入力され、OUT端子が"Ｌ"に切
替り、メインスイッチQ1はオフする。 デッドタイム期間：より上昇し続けていたRT/CT端
子の電圧が上限の閾値に達すると、発振器２２内部の放
電回路がオンし、RT/CT端子の電圧は下降し始める。ま
た、この期間においては、でメインスイッチQ1がター
ンオフしなくても強制的にオフし、RT/CT端子の電圧が
再び下限の閾値まで下降するまでオフを維持する。

【０００６】

【発明が解決しようとする課題】このように、従来の電
源装置においては、発振周波数はRT/CT端子に接続され
たタイミング抵抗RTとタイミングコンデンサCTによって
固定され、メインスイッチQ1のオンデューティは、Isen
s端子より入力した電圧がエラーアンプ２３及びCOMP端
子により設定されたスレッシュホールド・レベルに達す
るタイミングにより決定される。なお、この回路例で
は、トランスT1の２次側の電圧をCOMP端子電圧にフィー
ドバックすることにより、メインスイッチQ1のデューテ
ィを変化させ、出力電圧をコントロールしているが、２
次側電圧やＢ巻線の電圧をFB端子にフィードバックし、
出力電圧をコントロールする場合もある。

【０００７】上記理由により、フライバック方式のスイ
ッチングレギュレータの場合、メインスイッチQ1のVds
の値(Ｐ巻線の電圧)は、図４にも示すように、Ｓ巻線の
電流が０Ａになった後、Ｐ巻線のインダクタンスLpとQ1
のＰ寄生容量CQまたはLpとCQ＋スナバコンデンサCRによ
り共振し、位相が約９０°進んだ位置で０Ｖに最も近づ
き、常にこのタイミングに合わせて、メインスイッチQ1
をターンオンさせる疑似共振(ゼロボルトスイッチン
グ：Zero Volt Switching(ZVS))動作させることができ
れば、スイッチングロスやノイズを大幅に削減できるこ
とは周知のことである。

【０００８】しかしながら、上記のような従来の回路を
用いた場合、周波数は固定され、メインスイッチのター
ンオンのタイミングは電源の入力条件や負荷条件により
左右され変化するため、疑似共振動作させることができ
ない。

【０００９】本発明は、上記問題を解消するものであ
り、スイッチングレギュレータの汎用の一般的な回路に
僅かな部品を追加するだけで、容易にゼロボルトスイッ
チングに近い疑似共振制御回路を構成することができ、
従って、スイッチング動作により発生するスイッチング
ロスやノイズを大幅に削減することができ、変換効率の
改善、及び、低ノイズ、低コスト化が図れるスイッチン
グ電源装置を提供することを目的とする。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に本発明は、電圧源から１次巻線に電力が供給されるフ
ライバックトランスをスイッチング動作させると共にフ
ィードバック制御することで２次巻線側に出力を得るス
イッチング電源装置において、前記トランスの１次巻線
に直列に挿入され、スイッチング信号を受けてオン／オ
フ動作して該トランスの１次巻線に電圧を印加するメイ
ンスイッチ素子と、少なくとも起動入力端子、基準出力
端子及びフィードバック端子を含み、前記メインスイッ
チ素子に対するスイッチング信号を生成する電源制御回
路と、 前記基準出力端子から給電され、前記電源制御
回路の起動入力端子に対して充電電圧を与えるタイミン
グ抵抗及びタイミングコンデンサからなる充電回路と、
前記トランスの巻線の検出電圧が設定の閾値以上の時
に、前記起動入力端子に該端子電圧が所定電圧に維持さ
れるように電源を供給するための回路を閉路するスイッ
チをオンさせる電圧検出回路とを備え、前記電源制御回
路は、前記起動入力端子の電圧が下限の閾値まで低下す
ると該電源制御回路に内蔵の放電回路をオフし、該起動
入力端子の電圧が上昇し始めると同時に、前記メインス
イッチ素子をオンし、トランスの１次巻線の電流が増加
し、所定のレベルに達した時にメインスイッチ素子をオ
フするものであり、前記メインスイッチ素子の両端電圧
が前記電圧源の入力電圧値から零ボルトに近づくまでの
時間と、前記スイッチがオフしてから前記充電回路が放
電することにより前記起動入力端子の電圧が下限の閾値
まで下降するまでの時間とが略一致するように、前記充
電回路のタイミング抵抗値とタイミングコンデンサ容量
を設定したものである。

【００１１】本発明の構成においては、電源制御回路
は、起動入力端子（RT/CT）の電圧が下限の閾値まで低
下すると内蔵の放電回路をオフし、起動入力端子（RT/C
T）の電圧が上昇し始めると同時に、メインスイッチ素
子をオンする。すると、トランスの１次巻線（Ｐ巻線）
の電流が増加し、所定のレベルに達した時にメインスイ
ッチ素子をオフする（以上が図２のの期間）。この
時、トランスの各巻線には、オン期間と逆極性の電圧が
発生する。電圧検出回路は、トランスの巻線（Ｂ巻線）
電圧を検出し、この電圧が設定の閾値（Ｖccをプラスに
バイアスする電位で０Ｖ付近）以上の時に、電源制御回
路の起動入力端子（RT/CT）に基準出力端子(Ｖref)とは
別に電源を供給する回路を閉路するスイッチ(SWA)をオ
ンさせ、基準出力端子(Ｖref)の電圧を所定電圧（Ｖd
z）に維持する（以上が図２のの期間）。その後、ト
ランスの２次巻線（Ｓ巻線）の電流は減少し、０Ａにな
ると、メインスイッチ素子の両端電圧（Q1Ｖds；１次巻
線（Ｐ巻線）の電圧）は共振して下降し始め、トランス
の巻線（Ｂ巻線）電圧が設定の閾値以下になった時点
で、電圧検出回路はスイッチ(SWA)をターンオフさせる
（図２のの期間）。すると、起動入力端子（RT/CT）
の電圧は下降し始め、下限の閾値まで下降するまで、メ
インスイッチ素子はオフを維持する。

【００１２】ここに、メインスイッチ素子の両端電圧
（Q1Ｖds）が直流電圧源の入力電圧値（Ｖin（DC)）か
ら零ボルトに最も近づくまでの時間（トランスのＰ巻線
電圧の振動が始まり位相が９０°進むまでの時間）と、
スイッチ(SWA)がターンオフしてから充電回路が放電す
ることにより起動入力端子（RT/CT）の電圧が下限の閾
値まで下降するまでの時間（図２のの期間、この期間
の終点は次にメインスイッチ素子をオンするタイミング
となる）とが一致するように、充電回路のタイミング抵
抗値とタイミングコンデンサ容量を設定しているので、
メインスイッチ素子の両端電圧（Q1Ｖds）が最も零ボル
トに近づく付近のタイミングで、同素子をターンオンさ
せることができる。従って、ゼロボルトスイッチングに
近い疑似共振の動作が可能となり、スイッチング動作に
よるスイッチングロスやノイズを削減することができ
る。

【００１３】上記動作において、トランスの２次巻線
（Ｓ巻線）の電流が流れている期間（の期間）は、電
源の入力条件や負荷条件の影響を受けて変動するが、こ
の変動期間は、スイッチSWAをオンさせ、基準出力端子
(Ｖref)の電圧を所定電圧（Ｖdz）に維持することで上
記の影響を受けないものとし、トランスの２次巻線（Ｓ
巻線）の電流が０Ａになってから、メインスイッチ素子
の両端電圧（Q1Ｖds）の電圧が０Ｖに近づくまでに要す
る時間（との区間）は、１次巻線（Ｐ巻線）のイン
ダクタンスとメインスイッチ素子の回りのコンデンサ容
量成分に依存し、電源の入力条件や負荷条件による影響
が比較的少なく、固定的である。本発明は、このような
特質を利用することで、ゼロボルトスイッチングに近い
疑似共振の動作が可能となるのである。

【００１４】また、前記電源制御回路は、入力側に前記
充電回路の起動入力端子、出力側にフリップフロップの
セット入力とNOR回路の入力が接続され、前記起動入力
端子の電圧が上限の閾値に達すると内蔵の放電回路が働
き下限の閾値までこの電圧を放電し、放電期間中にフリ
ップフロップにセット信号とNOR回路に"Ｈ"の信号を出
力する発振器と、非反転入力には出力電圧フィードバッ
ク回路の電圧端子、反転入力にはトランスの１次側電流
検出端子、出力にはフリップフロップのリセット入力が
接続され、前記１次側電流検出端子より入力した電圧が
出力電圧フィードバック回路の電圧端子により設定され
たスレッシュホールド・レベルに達すると、フリップフ
ロップにリセット信号を出力するコンパレータと、セッ
ト入力には前記発振器の出力、リセット入力には前記コ
ンパレータの出力、反転出力には前記NOR回路が接続さ
れ、発振周波数とデューティを制御するフリップフロッ
プと、一方の入力には発振器の出力、もう一方の入力に
はフリップフロップの反転出力、出力には前記メインス
イッチ素子の入力が接続されたNOR回路と、を含むもの
とすればよい。

【００１５】また、前記スイッチのオン時に供給する電
流を、前記起動入力端子の電圧が上限の閾値以上の時
に、前記電源制御回路に内蔵の放電回路が動作しても前
記起動入力端子の電圧が下限の閾値以下まで下がらない
ように維持するための電流制限回路と、前記電流制限回
路により電流が供給される時、前記起動入力端子の電圧
を前記上限の閾値以上で同端子の耐圧以下の値に制限す
るツェナーダイオードと、をさらに備えたものとしても
よい。

【００１６】

【発明の実施の形態】以下、本発明を具体化した実施形
態について図１を参照して説明する。本実施形態による
スイッチング電源装置は、交流電源を整流して得られる
直流電圧源から１次巻線に電力が供給されるフライバッ
クトランスをスイッチング動作させると共にフィードバ
ック制御することで２次巻線側に直流出力を得るもので
あり、上述した従来の電源装置回路に部品を追加するこ
とで、疑似共振動作を可能としたものである。

【００１７】図１に示すように、追加された回路は、電
圧検出回路５、スイッチSWA、電流制限回路６、ツェナ
ーダイオードZD1である。電源制御回路２その他の構成
は上述と同じであり、同等物には同番号を付している。
追加回路の各機能は次の通りである。

【００１８】電圧検出回路５：トランスT1の１次巻線
（Ｐ巻線）の極性と逆極性に巻かれた検出用巻線（Ｂ巻
線）の電圧を検出するもので、検出電圧が設定された閾
値(Ｖccをプラスにバイアスする電位で０Ｖ付近)以上の
場合に、スイッチSWAをオンする信号を出力する。 スイッチSWA： RT/CT（起動入力端子）に電源を供給す
るための回路に挿入されており、電圧検出回路５の信号
によりオンし、ＶccまたはＶref端子（基準出力端子）
よりRT/CT端子に電源を供給する。同回路は、ライン７
又はライン８のいずれか一方があればよい。 電流制限回路６：スイッチSWAオン時に供給する電流
を、RT/CT端子の電圧が前記上限の閾値以上の場合に動
作する内蔵の放電回路が動作しても、RT/CT端子の電圧
が下限の閾値以下まで下がらないように維持できる電流
に制限する。 ツェナーダイオードZD1：電流制限回路６により電流が
供給される時、RT/CT端子の電圧を前記上限の閾値以上
でRT/CT端子の耐圧以下の値(Ｖdz)に制限する。

【００１９】図２に上記回路の動作のタイムチャートを
示す。この動作を図示〜の期間に分けて以下に説明
する。 メインスイッチQ1のオン期間：従来の回路と同様、RT
/CT端子電圧が下限の閾値（1/3Ｖref）まで低下する
と、発振器２２内部の放電回路はオフし、RT/CT端子の
電圧は上昇し始めると同時に、OUT端子が"Ｈ"に切替
り、メインスイッチQ1のゲートに電圧を与えることによ
り、メインスイッチQ1はオンし、Ｐ巻線に同巻線のイン
ダクタンスを傾きとした１次関数で増加し続ける電流(=
Q1Id)が流れる。

【００２０】メインスイッチQ1のターンオフ期間：Ｐ
巻線に流れる電流が増加し、この値を抵抗RSにより電圧
に変換した値すなわちIsens端子電圧が、エラーアンプ
２３及びフィードバック電圧が印加されるCOMP端子によ
り設定されるスレッシュホールド・レベルに達すると、
電流センスコンパレータ２４からフリップフロップ２５
にリセット信号Ｒが入力され、OUT端子が"Ｌ"に切替
り、メインスイッチQ1はオフする。このとき、Ｐ巻線に
メインスイッチQ1オン期間と逆極性の電圧が発生し、メ
インスイッチQ1の両端電圧Ｖds(Ｐ巻線の電圧)は立上
り、２次巻線（Ｓ巻線）及びＢ巻線の電圧も反転し、２
次側ではダイオードD2より出力にＳ巻線のインダクタン
スを傾きとした１次関数で減少し続ける電流（Ｓ巻線電
流）が供給されると同時に、電圧検出回路５がＢ巻線の
電圧が閾値（０Ｖ付近）以上であることを検出し、スイ
ッチSWAをオンする。これにより、RT/CT端子の電圧は、
Ｖdzに上昇し、Ｂ巻線の電圧が再び電圧検出回路５の閾
値以下になるまでこの電圧を維持する。

【００２１】スイッチSWAのターンオフ期間：Ｓ巻線
の電流が減少し、０Ａになると、メインスイッチQ1のＶ
dsの値(Ｐ巻線の電圧)は、Ｐ巻線のインダクタンスLpと
Q1の寄生容量CQまたはLpとCQ＋スナバコンデンサCRによ
り共振して下降し始め、０Ｖに向けて下がる。この電圧
がＶin(DC)の電圧まで下がった時点とほぼ同期してＢ巻
線の電圧も０Ｖになるが、B巻線の電圧が再び電圧検出
回路５の閾値(０Ｖ付近)以下になった時点で、電圧検出
回路５はスイッチSWAをターンオフする。

【００２２】デッドタイム期間：スイッチSWAがオフ
すると、発振器２２内部の放電回路により、RT/CT端子
の電圧は下降し始め、再び下限の閾値（1/3Ｖref）まで
下降するまでメインスイッチQ1はオフを維持する。な
お、上記において、，の期間長は、負荷変動によっ
て影響を受けて変化する（スイッチSWAのオン時間も変
化する）が、，の期間長は、負荷変動の影響を受け
ることがなく変化しない。

【００２３】以上のように本回路においては、スイッチ
SWAオンによりRT/CT端子電圧がＶdzに保持されるため、
電源制御回路２の発振周波数は、RT/CT端子に接続され
たタイミング抵抗RTとタイミングコンデンサCTによって
固定されず、メインスイッチQ1のオン時間(上記の期
間)は、従来の回路と同様に、Isens端子より入力した電
圧がエラーアンプ２３及びCOMP端子により設定されたス
レッシュホールド・レベルに達するタイミングにより決
定されるが、メインスイッチQ1のオフ時間は従来と異な
り、スイッチSWAのオン時間(上記，の期間)＋デッ
ドタイム(上記の期間)となっている。これは、本回路
において、ターンオン時にメインスイッチQ1の電圧Ｖds
が０Ｖに近いほどロスやノイズが少なくなることに着目
し、これを実現するために、Ｓ巻線の電流が０Ａになっ
てから、メインスイッチQ1のＶdsの値(Ｐ巻線の電圧)
が、Ｐ巻線のインダクタンスLpとメインスイッチQ1の寄
生容量CQまたはLpとCQ＋スナバコンデンサCRにより共振
して、０Ｖに最も近づくタイミングに合わせてターンオ
ンするように、メインスイッチQ1のオフ時間を設定する
ことを目的とするためであり、以下にその動作の詳細を
示す。

【００２４】メインスイッチQ1のＶds電圧は、Q1がター
ンオフ後、Ｐ巻線のリーケージインダクタンスLrとQ1の
寄生容量CQまたはLrとCQ＋スナバコンデンサCRにより共
振して、Ｖin(DC)を超えて上昇し振動を繰り返しなが
ら、Ｐ巻線とＳ巻線の巻数比とオンデューティに応じた
次式で表される値に収束し、Ｓ巻線の電流が０Ａになる
までこの電圧を維持する。

【数１】

【００２５】Ｓ巻線の電流が０Ａになると、次にメイン
スイッチQ1がターンオンするまで、メインスイッチQ1の
Ｖdsの値(Ｐ巻線の電圧)は、Ｐ巻線のインダクタンスLp
とQ1の寄生容量CQまたはLpとCQ＋スナバコンデンサCRに
より共振して振動する（Q1がターンオンしなければやが
てはＶinの値に収束する）が、振動が始まり、位相が９
０°進んだ時点で、０Ｖに最も近い値となり、この値は
次式で表される。

【数２】

【００２６】また、Ｓ巻線の電流が０Ａになってから、
Ｖdsの電圧が０Ｖに最も近づくまでに要する時間は、Ｐ
巻線のインダクタンスとメインスイッチQ1のＰ寄生容量
CQまたはCQ＋スナバコンデンサCRの容量に大きく依存
し、電源の入力条件や負荷条件による影響は比較的少な
い。

【００２７】一方、本回路においては、Ｓ巻線の電流が
流れている期間(上記の期間)と、メインスイッチQ1の
Ｖdsの値(Ｐ巻線の電圧)がＰ巻線のインダクタンスLpと
Q1の寄生容量CQまたはLpとCQ＋スナバコンデンサCRによ
り共振して振動し、ほぼ、Ｖin(DC)の値と等しくなるま
での期間(上記の期間)は、スイッチSWAがオンしてい
るため、メインスイッチQ1のＶdsの値(P巻線の電圧)が
Ｖin(DC)から０Ｖに最も近づく時間と、スイッチSWAが
オフしデッドタイムとなる期間（上記の期間）が一致
するように、タイミング抵抗RTの抵抗値とタイミングコ
ンデンサCTの容量を設定すれば、常にメインスイッチQ1
のＶdsの値が最も０Ｖに近づく付近のタイミングで、メ
インスイッチQ1をターンオンさせることができる。

【００２８】以上のように、本実施形態による電源装置
の回路においては、メインスイッチQ1のオン時間の制御
は従来の制御(定電圧、定電流等の制御)を行いながら、
Q1のＶdsの値が最も０Ｖに近づくタイミングでターンオ
ンするようにオフ時間を設定できるため、上記式（２）
の値が０Ｖ付近になるように、Ｐ巻線及びＳ巻線の値を
設定すれば、ゼロボルトスイッチングに近い疑似共振の
動作が可能となり、スイッチング動作により発生するス
イッチングロスやノイズを大幅に削減することができる
ため、変換効率の改善及びスイッチング電源から発生す
るノイズの削減に効果がある。

【００２９】なお、本発明は上記実施の形態の構成に限
られず、種々の変更が可能であり、例えば、フィードバ
ック制御回路は、２次側の電圧をフォトカプラや電波や
電磁、音波を介してフィードバックする構成であっても
よい。また、スイッチSWAとしては、機械的な開閉スイ
ッチ、半導体スイッチ等を用いることができる。また、
電圧検出回路５はＢ巻線の電圧を検出する実施形態を示
しているが、他の巻線の電圧を検出するものであっても
よい。

【００３０】

【発明の効果】以上説明したように本発明によれば、簡
単な構成を付加するだけで、メインスイッチ素子の両端
電圧が零ボルトに近づく付近のタイミングで同素子をタ
ーンオンさせることができ、ゼロボルトスイッチングに
近い疑似共振の動作が可能となる。従って、スイッチン
グ動作により発生するスイッチングロスやノイズを大幅
に削減することができ、従って、また、変換効率の改
善、コスト削減に効果がある。

【図面の簡単な説明】

【図１】 本発明の一実施形態に係るスイッチング電源
装置の回路図。

【図２】 図１に示した電源装置の動作のタイムチャー
ト。

【図３】 従来のスイッチング電源装置の回路図。

【図４】 図２に示した電源装置の動作のタイムチャー
ト。

【符号の説明】

Q1 メインスイッチ素子（メインスイッチ） T1 トランス ２ 電源制御回路 ２１ 基準電源 ２２ 発振器 ２３ エラーアンプ ２４ 電流センスコンパレータ ２５ フリップフロップ ２６ NOR回路 ３ 充電回路 RT タイミング抵抗 CT タイミングコンデンサ RT/CT 起動入力端子 ４ 出力電圧フィードバック制御回路 ５ 電圧検出回路 ６ 電流制限回路 SWA スイッチ ZD1 ツェナーダイオード

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１１年７月２７日（１９９９．７．２
７）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】０００４

【補正方法】変更

【補正内容】

【０００４】基準電源２１：Ｖccから入力される電源よ
りＶref端子に供給する基準となる電圧(Ｖref)とエラー
アンプ２３の基準電圧を供給する。 発振器２２：入力側にはRT/CT端子（起動入力端子）、
出力側にはフリップフロップ２５のセット入力とNOR回
路２６の入力が接続され、RT/CT端子の電圧（Ｖref端子
から抵抗RTを通してコンデンサCTを充電した電圧）が上
限の閾値（通常Ｖrefの約2/3の値）に達すると内蔵の放
電回路が働き、下限の閾値（通常、Ｖrefの約1/3の値）
までこの電圧を放電し、放電期間中にフリップフロップ
２５にセット信号とNOR回路２６に"Ｈ"の信号を出力す
る。 エラーアンプ２３：非反転入力に基準電源２１より基準
電圧が供給され、反転入力にはFB端子、出力に電流セン
スコンパレータ２４が接続されており、FB端子への入力
により電流センスコンパレータ２４のスレッシュホール
ド・レベルを設定する。 電流センスコンパレータ２４：反転入力にはエラーアン
プ２３の出力とCOMP端子、非反転入力にはIsens端子、
出力にはフリップフロップ２５のリセット入力が接続さ
れ、トランスT1のＰ巻線に流れる電流を抵抗RSにより電
圧に変換し、Isens端子より入力した電圧がエラーアン
プ２３及びCOMP端子により設定されたスレッシュホール
ド・レベルに達するとフリップフロップ２５にリセット
信号を出力する。 フリップフロップ２５：セット入力には発振器２２の出
力、リセット入力には電流センスコンパレータ２４の出
力、反転出力にはNOR回路２６が接続され、発振周波数
とデューティを制御する。 NOR回路２６：一方の入力には発振器２２の出力、もう
一方の入力にはフリップフロップ２５の反転出力、出力
にはメインスイッチQ1のゲートが接続され、デッドタイ
ムを制御する。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００１４

【補正方法】変更

【補正内容】

【００１４】また、前記電源制御回路は、入力側に前記
充電回路の起動入力端子、出力側にフリップフロップの
セット入力とNOR回路の入力が接続され、前記起動入力
端子の電圧が上限の閾値に達すると内蔵の放電回路が働
き下限の閾値までこの電圧を放電し、放電期間中にフリ
ップフロップにセット信号とNOR回路に"Ｈ"の信号を出
力する発振器と、反転入力には出力電圧フィードバック
回路の電圧端子、非反転入力にはトランスの１次側電流
検出端子、出力にはフリップフロップのリセット入力が
接続され、前記１次側電流検出端子より入力した電圧が
出力電圧フィードバック回路の電圧端子により設定され
たスレッシュホールド・レベルに達すると、フリップフ
ロップにリセット信号を出力するコンパレータと、セッ
ト入力には前記発振器の出力、リセット入力には前記コ
ンパレータの出力、反転出力には前記NOR回路が接続さ
れ、発振周波数とデューティを制御するフリップフロッ
プと、一方の入力には発振器の出力、もう一方の入力に
はフリップフロップの反転出力、出力には前記メインス
イッチ素子の入力が接続されたNOR回路と、を含むもの
とすればよい。

【手続補正４】

【補正対象書類名】図面

【補正対象項目名】図１

【補正方法】変更

【補正内容】

【図１】

【手続補正５】

【補正対象書類名】図面

【補正対象項目名】図２

【補正方法】変更

【補正内容】

【図２】

【手続補正６】

【補正対象書類名】図面

【補正対象項目名】図３

【補正方法】変更

【補正内容】

【図３】

【手続補正７】

【補正対象書類名】図面

【補正対象項目名】図４

【補正方法】変更

【補正内容】

【図４】

Claims (3)

【特許請求の範囲】
1. 【請求項１】 電圧源から１次巻線に電力が供給される
   フライバックトランスをスイッチング動作させると共に
   フィードバック制御することで２次巻線側に出力を得る
   スイッチング電源装置において、 前記トランスの１次巻線に直列に挿入され、スイッチン
   グ信号を受けてオン／オフ動作して該トランスの１次巻
   線に電圧を印加するメインスイッチ素子と、 少なくとも起動入力端子、基準出力端子及びフィードバ
   ック端子を含み、前記メインスイッチ素子に対するスイ
   ッチング信号を生成する電源制御回路と、 前記基準出力端子から給電され、前記電源制御回路の起
   動入力端子に対して充電電圧を与えるタイミング抵抗及
   びタイミングコンデンサからなる充電回路と、 前記トランスの巻線の検出電圧が設定の閾値以上の時
   に、前記起動入力端子に該端子電圧が所定電圧に維持さ
   れるように電源を供給するための回路を閉路するスイッ
   チをオンさせる電圧検出回路と、を備え、 前記電源制御回路は、前記起動入力端子の電圧が下限の
   閾値まで低下すると該電源制御回路に内蔵の放電回路を
   オフし、該起動入力端子の電圧が上昇し始めると同時
   に、前記メインスイッチ素子をオンし、トランスの１次
   巻線の電流が増加し、所定のレベルに達した時にメイン
   スイッチ素子をオフするものであり、 前記メインスイッチ素子の両端電圧が前記電圧源の入力
   電圧値から零ボルトに近づくまでの時間と、前記スイッ
   チがオフしてから前記充電回路が放電することにより前
   記起動入力端子の電圧が下限の閾値まで下降するまでの
   時間とが略一致するように、前記充電回路のタイミング
   抵抗値とタイミングコンデンサ容量を設定したことを特
   徴とするスイッチング電源装置。
2. 【請求項２】 前記電源制御回路は、 入力側に前記充電回路の起動入力端子、出力側にフリッ
   プフロップのセット入力とNOR回路の入力が接続され、
   前記起動入力端子の電圧が上限の閾値に達すると内蔵の
   放電回路が働き下限の閾値までこの電圧を放電し、放電
   期間中にフリップフロップにセット信号とNOR回路に"
   Ｈ"の信号を出力する発振器と、 非反転入力には出力電圧フィードバック回路の電圧端
   子、反転入力にはトランスの１次側電流検出端子、出力
   にはフリップフロップのリセット入力が接続され、前記
   １次側電流検出端子より入力した電圧が出力電圧フィー
   ドバック回路の電圧端子により設定されたスレッシュホ
   ールド・レベルに達すると、フリップフロップにリセッ
   ト信号を出力するコンパレータと、 セット入力には前記発振器の出力、リセット入力には前
   記コンパレータの出力、反転出力には前記NOR回路が接
   続され、発振周波数とデューティを制御するフリップフ
   ロップと、 一方の入力には発振器の出力、もう一方の入力にはフリ
   ップフロップの反転出力、出力には前記メインスイッチ
   素子の入力が接続されたNOR回路と、を含むことを特徴
   とする請求項１に記載のスイッチング電源装置。
3. 【請求項３】 前記スイッチのオン時に供給する電流
   を、前記起動入力端子の電圧が上限の閾値以上の時に、
   前記電源制御回路に内蔵の放電回路が動作しても前記起
   動入力端子の電圧が下限の閾値以下まで下がらないよう
   に維持するための電流制限回路と、 前記電流制限回路により電流が供給される時、前記起動
   入力端子の電圧を前記上限の閾値以上で同端子の耐圧以
   下の値に制限するツェナーダイオードと、をさらに備え
   たことを特徴とする請求項２に記載のスイッチング電源
   装置。