JPH04133391A - 半導体装置及びそれ用はんだ合金 - Google Patents
半導体装置及びそれ用はんだ合金Info
- Publication number
- JPH04133391A JPH04133391A JP2254711A JP25471190A JPH04133391A JP H04133391 A JPH04133391 A JP H04133391A JP 2254711 A JP2254711 A JP 2254711A JP 25471190 A JP25471190 A JP 25471190A JP H04133391 A JPH04133391 A JP H04133391A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- package
- resin
- tab
- mold resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910000679 solder Inorganic materials 0.000 title claims abstract description 61
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 229910045601 alloy Inorganic materials 0.000 title claims description 20
- 239000000956 alloy Substances 0.000 title claims description 20
- 229920005989 resin Polymers 0.000 claims abstract description 44
- 239000011347 resin Substances 0.000 claims abstract description 44
- 230000008018 melting Effects 0.000 claims abstract description 25
- 238000002844 melting Methods 0.000 claims abstract description 25
- 229910020816 Sn Pb Inorganic materials 0.000 claims abstract description 10
- 229910020922 Sn-Pb Inorganic materials 0.000 claims abstract description 10
- 229910008783 Sn—Pb Inorganic materials 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 8
- 230000009477 glass transition Effects 0.000 claims description 6
- 229910052797 bismuth Inorganic materials 0.000 claims description 5
- 238000007789 sealing Methods 0.000 claims description 4
- 238000005452 bending Methods 0.000 abstract description 19
- 238000005476 soldering Methods 0.000 abstract description 12
- 238000000465 moulding Methods 0.000 abstract 1
- 230000007423 decrease Effects 0.000 description 13
- 239000010949 copper Substances 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 230000005496 eutectics Effects 0.000 description 7
- 239000000203 mixture Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 229910052745 lead Inorganic materials 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000010587 phase diagram Methods 0.000 description 3
- 229910009038 Sn—P Inorganic materials 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- QTWJRLJHJPIABL-UHFFFAOYSA-N 2-methylphenol;3-methylphenol;4-methylphenol Chemical compound CC1=CC=C(O)C=C1.CC1=CC=CC(O)=C1.CC1=CC=CC=C1O QTWJRLJHJPIABL-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910017755 Cu-Sn Inorganic materials 0.000 description 1
- 229910017927 Cu—Sn Inorganic materials 0.000 description 1
- 229910002065 alloy metal Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 229930003836 cresol Natural products 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＩＭＤＲＡＭ、４ＭＤＲＡＭ等の薄肉メモリ
ー半導体パッケージ搭載はんだ付は時の熱によるレジン
クラックを防止し、かつ、Ｃｕとの合金属の脆化を防止
するために、Ｂｉ添加量を調節して、融点をある温度範
囲内とした低融点はんだ合金を使用した半導体パッケー
ジ実装の半導体装置及びそれ用はんだ合金に関する。
ー半導体パッケージ搭載はんだ付は時の熱によるレジン
クラックを防止し、かつ、Ｃｕとの合金属の脆化を防止
するために、Ｂｉ添加量を調節して、融点をある温度範
囲内とした低融点はんだ合金を使用した半導体パッケー
ジ実装の半導体装置及びそれ用はんだ合金に関する。
従来は、文献、日経エレクトロニクス、１９８７．１１
．１６ （ｎｏ、４３４）ｒＡＳＩＣ用多端子フラット
・パッケージの信頼性」に記載のように、ＱＦＰ等のプ
ラスチックパッケージにおいて、吸湿した状態で接続す
る場合に生じるパッケージクラックの対策の一つとして
は、パッケージを厚くする構造が用いられていた。パッ
ケージのダイ・パッド下部に位置するエポキシ樹脂に加
わる最大応力を考えた場合、エポキシ樹脂の厚さの２乗
に反比例して、応力は小さくなるので、パッケージを厚
くする事の効果は大きい。しかも、ダイ・パッドと樹脂
の界面付近の水分量を下げられるため有効である。
．１６ （ｎｏ、４３４）ｒＡＳＩＣ用多端子フラット
・パッケージの信頼性」に記載のように、ＱＦＰ等のプ
ラスチックパッケージにおいて、吸湿した状態で接続す
る場合に生じるパッケージクラックの対策の一つとして
は、パッケージを厚くする構造が用いられていた。パッ
ケージのダイ・パッド下部に位置するエポキシ樹脂に加
わる最大応力を考えた場合、エポキシ樹脂の厚さの２乗
に反比例して、応力は小さくなるので、パッケージを厚
くする事の効果は大きい。しかも、ダイ・パッドと樹脂
の界面付近の水分量を下げられるため有効である。
上記従来技術は、パッケージの薄型化に対応できず、更
にはんだとＣｕとの合金層の脆化の問題もある。
にはんだとＣｕとの合金層の脆化の問題もある。
すなわち、パッケージのモールドはエポキシ系樹脂で出
来ているため、大気中に放置された場合、大気中の水分
を吸湿する。また、モールドとり一ドの間からも水分が
侵入する。そして、水分はチップ表面及びタブ表面等に
凝縮する。
来ているため、大気中に放置された場合、大気中の水分
を吸湿する。また、モールドとり一ドの間からも水分が
侵入する。そして、水分はチップ表面及びタブ表面等に
凝縮する。
そのようなパッケージを基板にはんだ付けする場合、一
般には赤外線リフローを行なう。このような全体加熱法
ではんだ付けを行なうと、チップ表面及びタブ表面に凝
縮した水分が蒸発し、パッケージ内部に大きな応力が生
じる。また、温度の上昇に伴って、モールドレジンの曲
げ強度は低下する。その場合、薄肉化したバケツケージ
では。
般には赤外線リフローを行なう。このような全体加熱法
ではんだ付けを行なうと、チップ表面及びタブ表面に凝
縮した水分が蒸発し、パッケージ内部に大きな応力が生
じる。また、温度の上昇に伴って、モールドレジンの曲
げ強度は低下する。その場合、薄肉化したバケツケージ
では。
パッケージの内部応力に耐えられず、タブ表面等で剥離
が起こり、モールドにクラックが生じる。
が起こり、モールドにクラックが生じる。
本発明の目的は、融点の低いはんだを用いる事により、
はんだ付は温度を下げ、吸湿したパッケージでもクラッ
クの発生を防止できる半導体装置及びそれ用はんだ合金
を提供することにある。更には、はんだとＣｕの合金層
の強度低下を防止する実装構造とすることのできる半導
体装置及びそれ用はんだ合金を提供することにある。
はんだ付は温度を下げ、吸湿したパッケージでもクラッ
クの発生を防止できる半導体装置及びそれ用はんだ合金
を提供することにある。更には、はんだとＣｕの合金層
の強度低下を防止する実装構造とすることのできる半導
体装置及びそれ用はんだ合金を提供することにある。
上記目的を達成するため、本発明は、リードを有するタ
ブと該タブを封止するモールドレジンとを備えた半導体
パッケージと、このパッケージの前記リードがはんだに
より接続される基板と、を備えた半導体装置において、
前記はんだはＳｎ−ｐｂ系の基はんだにＢｉが１０ ｗ
ｔ％を越え１３ｗｔ％未満含まれていることを特徴と
するものである。
ブと該タブを封止するモールドレジンとを備えた半導体
パッケージと、このパッケージの前記リードがはんだに
より接続される基板と、を備えた半導体装置において、
前記はんだはＳｎ−ｐｂ系の基はんだにＢｉが１０ ｗ
ｔ％を越え１３ｗｔ％未満含まれていることを特徴と
するものである。
また、本発明は、リードを有するタブと該タブを封止す
るモールドレジンとを備えた半導体パッケージと、この
パッケージの前記リードがはんだにより接続される基板
と、を備えた半導体装置において、前記はんだは融点が
１７０〜１７５度のＢｉ添加Ｓｎ−Ｐｂ系はんだである
ことを特徴とするものである。
るモールドレジンとを備えた半導体パッケージと、この
パッケージの前記リードがはんだにより接続される基板
と、を備えた半導体装置において、前記はんだは融点が
１７０〜１７５度のＢｉ添加Ｓｎ−Ｐｂ系はんだである
ことを特徴とするものである。
前記半導体装置において、タブ裏面のモールドレジンの
厚さは最小部で０．２ｍｍ以下のものであるものがよい
。また、はんだの融点はモールドレジンのガラス転移温
度よりも低いものがよい。
厚さは最小部で０．２ｍｍ以下のものであるものがよい
。また、はんだの融点はモールドレジンのガラス転移温
度よりも低いものがよい。
また１本発明は、Ｓｎ−Ｐｂ系の基はんだにＢ ｉ カ
１０ ｗ ｔ％を越え１３ｗｔ％未満含まれていること
を特徴とする、又はＢｉ添加のＳｎ−ｐｂ系の基はんだ
であって、融点が１７０〜１７５度のものであることを
特徴とする半導体装置用はんだである。
１０ ｗ ｔ％を越え１３ｗｔ％未満含まれていること
を特徴とする、又はＢｉ添加のＳｎ−ｐｂ系の基はんだ
であって、融点が１７０〜１７５度のものであることを
特徴とする半導体装置用はんだである。
尚、該Ｓｎ−Ｐｂ系を基とするはんだ合金は。
Ｂｉ以外にＳｂ、Ｉｎ等の添加剤を微量加えてもよい。
薄肉半導体パッケージを搭載する際に、従来用いられて
きた共晶系はんだではなく、Ｂｉを１゜ｗｔ％を越え１
３ｗｔ％未満添加して、融点を１７０℃から１７５℃に
したＳ ｎ −Ｐ ｂ’系低融点はんだを使用すること
により、はんだ付は温度は下がり、パッケージに侵入し
た水分の蒸気圧によってモールドレジンに生ずる内部応
力が小さくなり、また、モールドレジンの曲げ強度が低
下する温度以前で接続を行なうことにより、モールドク
ラックの発生が防止される。
きた共晶系はんだではなく、Ｂｉを１゜ｗｔ％を越え１
３ｗｔ％未満添加して、融点を１７０℃から１７５℃に
したＳ ｎ −Ｐ ｂ’系低融点はんだを使用すること
により、はんだ付は温度は下がり、パッケージに侵入し
た水分の蒸気圧によってモールドレジンに生ずる内部応
力が小さくなり、また、モールドレジンの曲げ強度が低
下する温度以前で接続を行なうことにより、モールドク
ラックの発生が防止される。
更に、Ｂｉ添加量を１３ｗｔ％未満とすることにより、
はんだとＣｕの間に生成する合金層の脆化が起こらない
。
はんだとＣｕの間に生成する合金層の脆化が起こらない
。
Ｓｎ及びｐｂの量の範囲は、ｐｂの量の範囲として、４
２ｗｔ％から４６ｗｔ％の範囲で残部がＳｎであるもの
が望ましい。本はんだは、Ｓｎ−Ｐｂ共晶組成（Ｓｎ−
４０％ｐｂ）を基本とし、その組成よりｐｂが多く含ま
れる範囲を使用することにより、良好な特性を得ている
。そのため、Ｂｉが１０〜１３ｗｔ％付近の範囲では、
ｐｂが４２ｗｔ％以下になると、Ｓｎ−Ｐｂの共晶線を
横切ってしまい析出する組織が変わってしまう。
２ｗｔ％から４６ｗｔ％の範囲で残部がＳｎであるもの
が望ましい。本はんだは、Ｓｎ−Ｐｂ共晶組成（Ｓｎ−
４０％ｐｂ）を基本とし、その組成よりｐｂが多く含ま
れる範囲を使用することにより、良好な特性を得ている
。そのため、Ｂｉが１０〜１３ｗｔ％付近の範囲では、
ｐｂが４２ｗｔ％以下になると、Ｓｎ−Ｐｂの共晶線を
横切ってしまい析出する組織が変わってしまう。
また、ｐｂが４６ｗｔ％以上となると、はんだの融点が
１７５℃を大きく超えてしまうためである。
１７５℃を大きく超えてしまうためである。
実施例１
以下１本発明の第一の実施例を説明する。
第１図にパッケージを基板に搭載した本発明に係る構造
の縦断面図を示す。
の縦断面図を示す。
本構造において、チップ１はリード２を持つタブ２ａ上
に搭載され、モールドレジン３で封止されて、パッケー
ジ４が形成されている。メモリー半導体パッケージの場
合、容量がＩＭ、４Ｍと増加するにつれて、該チップ１
のサイズは大きくなり、該パッケージ４中の該チップ１
面積の占める割合は大きくなっていく。それに伴い、該
パッケージ４中の該タブ２ａの占める割合も増加し、該
モールドレジン３は薄くなる傾向にある。例えば。
に搭載され、モールドレジン３で封止されて、パッケー
ジ４が形成されている。メモリー半導体パッケージの場
合、容量がＩＭ、４Ｍと増加するにつれて、該チップ１
のサイズは大きくなり、該パッケージ４中の該チップ１
面積の占める割合は大きくなっていく。それに伴い、該
パッケージ４中の該タブ２ａの占める割合も増加し、該
モールドレジン３は薄くなる傾向にある。例えば。
４ＭＤＲＡＭパッケージの場合は、タブの大きさは、約
５×１５閣で、タブ２ａ上面の該モールドレジン３の厚
さは約０．２閣になる。
５×１５閣で、タブ２ａ上面の該モールドレジン３の厚
さは約０．２閣になる。
この該パッケージ４を大気中に放置した場合、該モール
ドレジン３は空気中の水分を吸湿する。
ドレジン３は空気中の水分を吸湿する。
更に該リード２と該モードレジン３の間からも水分は浸
透する。これらの水分は、該タブ２ａ及び該チップ１表
面等に凝縮する。
透する。これらの水分は、該タブ２ａ及び該チップ１表
面等に凝縮する。
そして、該パッケージ４を基板５に搭載する場合には、
表面実装法が用いられ、該基板５上に形成された銅ラン
ド６の上に、ペースト状にしたはんだ７を供給し、該リ
ード２を該銅ランド６に合せて該パッケージを乗せ、該
はんだ７を用いて接続する方法が取られる。はんだ付け
する際には、ペーパーリフロー及び赤外線リフロー等の
全体加熱法が主に用いられる。この様にして上記の吸湿
した該パッケージ４をはんだ付けした場合、該はんだ７
のみならず、該パッケージ４全体がはんだ付は温度（Ｓ
ｎ−Ｐｂ共晶系はんだの場合は２１０℃から２４０℃）
にさらされる事になってしまう。
表面実装法が用いられ、該基板５上に形成された銅ラン
ド６の上に、ペースト状にしたはんだ７を供給し、該リ
ード２を該銅ランド６に合せて該パッケージを乗せ、該
はんだ７を用いて接続する方法が取られる。はんだ付け
する際には、ペーパーリフロー及び赤外線リフロー等の
全体加熱法が主に用いられる。この様にして上記の吸湿
した該パッケージ４をはんだ付けした場合、該はんだ７
のみならず、該パッケージ４全体がはんだ付は温度（Ｓ
ｎ−Ｐｂ共晶系はんだの場合は２１０℃から２４０℃）
にさらされる事になってしまう。
第３図は典型的な４ＭＤＲＡＭパッケージ構造において
、該モールドレジン３にクレゾールノボラック型エポキ
シ樹脂を用いた場合の該モールドレジン３の曲げ強度８
，８′及び水蒸気圧によって該モールドレジン３に発生
する内部応力９のグラフを示す。本グラフにおいて、Ｉ
ＭＤＲＡＭ。
、該モールドレジン３にクレゾールノボラック型エポキ
シ樹脂を用いた場合の該モールドレジン３の曲げ強度８
，８′及び水蒸気圧によって該モールドレジン３に発生
する内部応力９のグラフを示す。本グラフにおいて、Ｉ
ＭＤＲＡＭ。
４ＭＤＲＡＭ、またそれ以上の容量をもつメモリーパッ
ケージに使用される該モールドレジン３では、実線で示
した曲げ強度は、一般に図中に示す範囲内（実線８（上
限）と実線８′ （下限）の間）に入り、ガラス転移温
度付近で急激に強度低下する傾向にある。この傾向は、
温度に対する傾向であり、該モールドレジン３の厚さが
薄くなれば、当然曲げ強度も低下する。これを防止する
には該モールドレジン３を厚くしなけばならない。
ケージに使用される該モールドレジン３では、実線で示
した曲げ強度は、一般に図中に示す範囲内（実線８（上
限）と実線８′ （下限）の間）に入り、ガラス転移温
度付近で急激に強度低下する傾向にある。この傾向は、
温度に対する傾向であり、該モールドレジン３の厚さが
薄くなれば、当然曲げ強度も低下する。これを防止する
には該モールドレジン３を厚くしなけばならない。
また、内部応力９は、該モールドレジン３の吸湿量に対
応して、図中の破線の範囲内で変化する。
応して、図中の破線の範囲内で変化する。
吸湿量は一定量で飽和し、吸湿した水分による内部応力
９は、最大でも内部応力９の最上部の破線以上にはなら
ない。
９は、最大でも内部応力９の最上部の破線以上にはなら
ない。
このような吸湿したパッケージをリフローする場合、該
モールドレジン３が高温になると、上述のように曲げ強
度８は低下し、該タブ２８表面等に凝縮した水分は蒸発
して内部応力９が高まる。
モールドレジン３が高温になると、上述のように曲げ強
度８は低下し、該タブ２８表面等に凝縮した水分は蒸発
して内部応力９が高まる。
そして、内部応力９が、曲げ強度８を越えた時点で、第
２図に示すように該モールドレジン３と該タブ２ａの間
に剥離が生じ、該モールドレジン３がふくらむ事によっ
てクラック１０が入る。該クラック１０が入るのを防止
するためには、該曲げ強度８が該内部応力９より高い温
度範囲（１８０℃以下）ではんだ付けを行なえばよい、
はんだ付けを行なうには、ぬれ性等の関係から、融点（
液相温度）より高い温度で作業を行わなくてはならない
。
２図に示すように該モールドレジン３と該タブ２ａの間
に剥離が生じ、該モールドレジン３がふくらむ事によっ
てクラック１０が入る。該クラック１０が入るのを防止
するためには、該曲げ強度８が該内部応力９より高い温
度範囲（１８０℃以下）ではんだ付けを行なえばよい、
はんだ付けを行なうには、ぬれ性等の関係から、融点（
液相温度）より高い温度で作業を行わなくてはならない
。
そこで、Ｓｎ−Ｐｂ共晶系はんだにＢｉを添加して融点
を下げたはんだを用いた。表１にはんだ材料の特性を示
す。
を下げたはんだを用いた。表１にはんだ材料の特性を示
す。
添加するＢｉの量は、第４図に示すＳｎ−Ｂｉ−ｐｂ系
状態図の４５ｗｔ％ｐｂライン上の縦断面図より、融点
が１７５℃以下の組成ということで、Ｂｉ添加量が１０
ｗｔ％を越える事にした。
状態図の４５ｗｔ％ｐｂライン上の縦断面図より、融点
が１７５℃以下の組成ということで、Ｂｉ添加量が１０
ｗｔ％を越える事にした。
１０ｗｔ％では、融点からはんだ付は温度のマージンが
取れないため、１０ｗｔ％を越えるという事にした。な
お５本はんだは、はんだ材の性質としては、従来用いら
れてきたＳｎ−Ｐｂ共晶系はんだと同等の特性を有する
上に、融点を１０〜１５℃下げられるとし、う利点があ
る。
取れないため、１０ｗｔ％を越えるという事にした。な
お５本はんだは、はんだ材の性質としては、従来用いら
れてきたＳｎ−Ｐｂ共晶系はんだと同等の特性を有する
上に、融点を１０〜１５℃下げられるとし、う利点があ
る。
この該はんだ７で接続後、該パッケージ４を実際に使用
している内に、稼働時の温度上昇によって、該はんだ７
と該銅ランド６の界面には、Ｃｕ−Ｓｎ合金層が成長す
る。第５図に、合金１を成長させた時の曲げ強度の変化
とＢｉ添加量の関係を示す。これと表１より１合金層生
成後のはんだの曲げ強度１４は、Ｂｉ添加量が１３ｗｔ
％以上だと、初期の曲げ強度１３（合金層無しの場合）
に対して大幅に低下する事が分かった。これより。
している内に、稼働時の温度上昇によって、該はんだ７
と該銅ランド６の界面には、Ｃｕ−Ｓｎ合金層が成長す
る。第５図に、合金１を成長させた時の曲げ強度の変化
とＢｉ添加量の関係を示す。これと表１より１合金層生
成後のはんだの曲げ強度１４は、Ｂｉ添加量が１３ｗｔ
％以上だと、初期の曲げ強度１３（合金層無しの場合）
に対して大幅に低下する事が分かった。これより。
Ｂｉ添加量が１３ｗｔ％末滴の範囲が合金層の強度に関
して適している範囲に入ることが分かる。
して適している範囲に入ることが分かる。
このＢｉ添加量の範囲は、第４図の状態図のα相領域１
２に対応している事が分る。これより、Ｂｉ添加量が図
中のα相の領域内なら、合金層の強度は、初期に対して
低下しない事が分った。
２に対応している事が分る。これより、Ｂｉ添加量が図
中のα相の領域内なら、合金層の強度は、初期に対して
低下しない事が分った。
以上の結果より、薄肉パッケージの接続に、１０ｗｔ％
を越え１３ｗｔ％未満の範囲でＢｉを添加したＳｎ−Ｐ
ｂ系はんだを用いることにより、該クラック１０を防止
し、更にはんだ一銅界面に生成する合金層の強度低下も
防止して、より信頼性の高い半導体パッケージ実装構造
を得る事が出来る。
を越え１３ｗｔ％未満の範囲でＢｉを添加したＳｎ−Ｐ
ｂ系はんだを用いることにより、該クラック１０を防止
し、更にはんだ一銅界面に生成する合金層の強度低下も
防止して、より信頼性の高い半導体パッケージ実装構造
を得る事が出来る。
Ｓｎ−Ｐｂ−Ｂｉ三元系状態図を用いて検討した結果、
融点が１７５℃以下であること、Ｂｉ量は１０％ｗｔを
越え１３ｗｔ％未満であること、共晶線を横切らないこ
と、等の条件を考慮して、（Ｓｎ：４７．５％、Ｐｂ：
４２．５％、Ｂｉ：１０％）、 （Ｓｎ：４６％、Ｐｂ
：４４％、Ｂ１ ：１０％）、 （Ｓｎ：４１．５％、
Ｐｂ：４５．５％、Ｂｉ ：１３％）、 （Ｓｎ：４
４．５％、Ｐｂ：４２．５％、Ｂｉ：１３％）の４点で
結んだ四角形の内部（線上は含まない）の組成範囲なら
ば使用可能と言える。
融点が１７５℃以下であること、Ｂｉ量は１０％ｗｔを
越え１３ｗｔ％未満であること、共晶線を横切らないこ
と、等の条件を考慮して、（Ｓｎ：４７．５％、Ｐｂ：
４２．５％、Ｂｉ：１０％）、 （Ｓｎ：４６％、Ｐｂ
：４４％、Ｂ１ ：１０％）、 （Ｓｎ：４１．５％、
Ｐｂ：４５．５％、Ｂｉ ：１３％）、 （Ｓｎ：４
４．５％、Ｐｂ：４２．５％、Ｂｉ：１３％）の４点で
結んだ四角形の内部（線上は含まない）の組成範囲なら
ば使用可能と言える。
なお、この組成の範囲内でも、特に、Ｓｎ−４５ｗｔ％
Ｐ ｂ −１２ｗ ｔ％Ｂｉの組成のはんだがこの目的
に最も適していると思われる。
Ｐ ｂ −１２ｗ ｔ％Ｂｉの組成のはんだがこの目的
に最も適していると思われる。
実施例２
以下に本発明の第２の実施例を説明する。本実施例はは
んだの融点に着目したものである。
んだの融点に着目したものである。
上記第１の実施例に述べたように、はんだ付は温度を下
げれば、該モールドレジン３の該クランク１０は防止で
きる。そこで、はんだの組成を調整して、融点１７０℃
〜１７５℃の範囲にすることによって、上記第１の実施
例と同様の効果を得ることができることが解る。尚、こ
の場合、基としている系は、Ｓｎ−４５ｗｔ％ｐｂ系に
Ｂｉを添加したものであり、この系からあまり離れると
融点（液相温度）及びはんだの特性（機械的強度等）が
変化してしまうため、ｐｂ量は、４５ｗｔ％±５ ｗ
ｔ、％の範囲とするのがよい。
げれば、該モールドレジン３の該クランク１０は防止で
きる。そこで、はんだの組成を調整して、融点１７０℃
〜１７５℃の範囲にすることによって、上記第１の実施
例と同様の効果を得ることができることが解る。尚、こ
の場合、基としている系は、Ｓｎ−４５ｗｔ％ｐｂ系に
Ｂｉを添加したものであり、この系からあまり離れると
融点（液相温度）及びはんだの特性（機械的強度等）が
変化してしまうため、ｐｂ量は、４５ｗｔ％±５ ｗ
ｔ、％の範囲とするのがよい。
実施例３
以下に本発明の第３の実施例を説明する。
メモリー半導体パッケージの大容量化が進むにつれ、チ
ップ１は大型化していく。それに伴い、パッケージの大
型化、薄型化が進行する。４ＭＤＲＡＭでは、このまま
のパッケージサイズだと、該タブ２ａは約５Ｘ１５ｍの
長方形となり、その下面側の樹脂の厚さは約０．２ｗ＋
である。該モールドレジン３の曲げ強度は、温度が高く
なるにつれて低下することは既に述べた。中でも該モー
ルドレジン３のガラス転移温度を超えた時点で急激に強
度が低下する。
ップ１は大型化していく。それに伴い、パッケージの大
型化、薄型化が進行する。４ＭＤＲＡＭでは、このまま
のパッケージサイズだと、該タブ２ａは約５Ｘ１５ｍの
長方形となり、その下面側の樹脂の厚さは約０．２ｗ＋
である。該モールドレジン３の曲げ強度は、温度が高く
なるにつれて低下することは既に述べた。中でも該モー
ルドレジン３のガラス転移温度を超えた時点で急激に強
度が低下する。
そこで、４Ｍ以上の容量を持つメモリー半導体パッケー
ジを搭載する際に、該モールドレジン３のガラス転移温
度（約１７５℃）より低い融点を持つＢｉ添加Ｓｎ−Ｐ
ｂ系はんだ（例えば、融点：約１７２℃；Ｓｎ ｉ２
％Ｂ ｉ −４５ｃＫ−Ｐ ｂ ）を用いて接続すれば
、作業温度をガラス転移温度付近にすることができ、よ
り信頼性の高い実装構造とすることができる。
ジを搭載する際に、該モールドレジン３のガラス転移温
度（約１７５℃）より低い融点を持つＢｉ添加Ｓｎ−Ｐ
ｂ系はんだ（例えば、融点：約１７２℃；Ｓｎ ｉ２
％Ｂ ｉ −４５ｃＫ−Ｐ ｂ ）を用いて接続すれば
、作業温度をガラス転移温度付近にすることができ、よ
り信頼性の高い実装構造とすることができる。
尚、本実施例においてはんだとしては、Ｓｎ−ｐｂを基
とし、Ｂｉを添加したものを使用するが、Ｓｂ、Ｉｎ等
の添加剤を微量加えても、融点１曲げ強度等の特性に大
きな変化は無く、使用は可能である。
とし、Ｂｉを添加したものを使用するが、Ｓｂ、Ｉｎ等
の添加剤を微量加えても、融点１曲げ強度等の特性に大
きな変化は無く、使用は可能である。
本発明によれば、吸湿した半導体パッケージを基板に搭
載する場合、所定量のＢｉを添加したＳｎ−Ｐｂ系はん
だを用いることにより、接続温度を１７５℃以下として
、モールドレジンのクラックを防止し、更に、はんだと
銅ランドの間にできる合金層の強度が低下しないＢｉ添
加量領域であるため、より信頼性の高い半導体パッケー
ジ実装構造を得ることができる。
載する場合、所定量のＢｉを添加したＳｎ−Ｐｂ系はん
だを用いることにより、接続温度を１７５℃以下として
、モールドレジンのクラックを防止し、更に、はんだと
銅ランドの間にできる合金層の強度が低下しないＢｉ添
加量領域であるため、より信頼性の高い半導体パッケー
ジ実装構造を得ることができる。
第１図は本発明に係る半導体パッケージの搭載部の縦断
面図、第２図は従来例の同縦断面図、第３図はモールド
レジンの曲げ強度の温度に対する変化のグラフ、第４図
はＳ ｎ −Ｂ ｉ −Ｐ ｂ系状態の４５ｗｔ％ｐｂ
ライン上の縦断面図、第５図はばんだ一綱合金層の曲げ
強度のグラフである。 １・・・チップ、 ２・・・リード、２ａ・・・タブ
、 ３・・・モールドレジン、４・・・パッケージ、 ５・・・基板、 ６・・・銅ランド、７・・・はんだ
、 ８・・・モールドレジンの曲げ強度、９・・・モー
ルドレジンの内部応力、 １０・・・クラック、１１・・・液相線、１２・・・α
相領域。 １３・・・初期のはんだ曲げ強度、 １４・・・合金層形成後のはんだ曲げ強度代理人 鵜
沼 辰 之 第 図 コ １０ クラッタ 第 図 １１°Ｊ斌岩裡 １２ ： ｏ １ｉｎ−イ 第 図 ｊ （０Ｃ） 第 図 Ｂｉノブｒ４ （ｗｔ％）
面図、第２図は従来例の同縦断面図、第３図はモールド
レジンの曲げ強度の温度に対する変化のグラフ、第４図
はＳ ｎ −Ｂ ｉ −Ｐ ｂ系状態の４５ｗｔ％ｐｂ
ライン上の縦断面図、第５図はばんだ一綱合金層の曲げ
強度のグラフである。 １・・・チップ、 ２・・・リード、２ａ・・・タブ
、 ３・・・モールドレジン、４・・・パッケージ、 ５・・・基板、 ６・・・銅ランド、７・・・はんだ
、 ８・・・モールドレジンの曲げ強度、９・・・モー
ルドレジンの内部応力、 １０・・・クラック、１１・・・液相線、１２・・・α
相領域。 １３・・・初期のはんだ曲げ強度、 １４・・・合金層形成後のはんだ曲げ強度代理人 鵜
沼 辰 之 第 図 コ １０ クラッタ 第 図 １１°Ｊ斌岩裡 １２ ： ｏ １ｉｎ−イ 第 図 ｊ （０Ｃ） 第 図 Ｂｉノブｒ４ （ｗｔ％）
Claims (6)
- １．リードを有するタブと該タブを封止するモールドレ
ジンとを備えた半導体パッケージと、このパッケージの
前記リードがはんだにより接続される基板と、を備えた
半導体装置において、前記はんだはＳｎ−Ｐｂ系の基は
んだにＢｉが１０ｗｔ％を越え１３ｗｔ％未満含まれて
いることを特徴とする半導体装置。 - ２．リードを有するタブと該タブを封止するモールドレ
ジンとを備えた半導体パッケージと、このパッケージの
前記リードがはんだにより接続される基板と、を備えた
半導体装置において、前記はんだは融点が１７０〜１７
５度のＢｉ添加Ｓｎ−Ｐｂ系はんだであることを特徴と
する半導体装置。 - ３．請求項１又は２において、タブ裏面のモールドレジ
ンの厚さは最小部で０．２ｍｍ以下のものである半導体
装置。 - ４．請求項１〜３のいずれかにおいて、はんだの融点は
モールドレジンのガラス転移温度よりも低いものである
半導体装置。 - ５．Ｓｎ−Ｐｂ系の基はんだにＢｉが１０ｗｔ％を越え
１３ｗｔ％未満含まれていることを特徴とする半導体装
置用はんだ合金。 - ６．Ｂｉ添加のＳｎ−Ｐｂ系の基はんだであって、融点
が１７０〜１７５度のものであることを特徴とする半導
体装置用はんだ合金。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2254711A JP2505921B2 (ja) | 1990-09-25 | 1990-09-25 | 半導体装置及びそれ用はんだ合金 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2254711A JP2505921B2 (ja) | 1990-09-25 | 1990-09-25 | 半導体装置及びそれ用はんだ合金 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04133391A true JPH04133391A (ja) | 1992-05-07 |
| JP2505921B2 JP2505921B2 (ja) | 1996-06-12 |
Family
ID=17268790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2254711A Expired - Lifetime JP2505921B2 (ja) | 1990-09-25 | 1990-09-25 | 半導体装置及びそれ用はんだ合金 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2505921B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013146212A1 (ja) * | 2012-03-28 | 2013-10-03 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| US9312192B2 (en) | 2012-03-28 | 2016-04-12 | Fuji Electric Co., Ltd. | Semiconductor device |
| US9385061B2 (en) | 2012-03-28 | 2016-07-05 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US9504154B2 (en) | 2013-06-04 | 2016-11-22 | Fuji Electric Co., Ltd. | Semiconductor device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63112092A (ja) * | 1986-10-29 | 1988-05-17 | Sony Corp | 低融点はんだ合金 |
| JPH01241891A (ja) * | 1988-03-24 | 1989-09-26 | Senju Metal Ind Co Ltd | 電子部品の取外し方法 |
| JPH0270033A (ja) * | 1988-03-31 | 1990-03-08 | Cookson Group Plc | 接合及び封止用の低毒性合金組成物 |
-
1990
- 1990-09-25 JP JP2254711A patent/JP2505921B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63112092A (ja) * | 1986-10-29 | 1988-05-17 | Sony Corp | 低融点はんだ合金 |
| JPH01241891A (ja) * | 1988-03-24 | 1989-09-26 | Senju Metal Ind Co Ltd | 電子部品の取外し方法 |
| JPH0270033A (ja) * | 1988-03-31 | 1990-03-08 | Cookson Group Plc | 接合及び封止用の低毒性合金組成物 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013146212A1 (ja) * | 2012-03-28 | 2013-10-03 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| US9312192B2 (en) | 2012-03-28 | 2016-04-12 | Fuji Electric Co., Ltd. | Semiconductor device |
| US9379083B2 (en) | 2012-03-28 | 2016-06-28 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US9385061B2 (en) | 2012-03-28 | 2016-07-05 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US9504154B2 (en) | 2013-06-04 | 2016-11-22 | Fuji Electric Co., Ltd. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2505921B2 (ja) | 1996-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8421232B2 (en) | Semiconductor device and automotive ac generator | |
| JP5186719B2 (ja) | セラミックス配線基板、その製造方法及び半導体モジュール | |
| JP6477965B1 (ja) | はんだ合金、はんだペースト、はんだボール、やに入りはんだおよびはんだ継手 | |
| JP2007152385A (ja) | 高温半田及び高温半田ペースト材、及びそれを用いたパワー半導体装置 | |
| WO1997000753A1 (fr) | Metal d'apport de brasage, composant electronique soude et plaque de circuit electronique | |
| US9773721B2 (en) | Lead-free solder alloy, connecting member and a method for its manufacture, and electronic part | |
| EP0186411B1 (en) | Semiconductor device in which a semiconductor chip is fixed to a base | |
| JP4844393B2 (ja) | ダイボンディング接合方法と電子部品 | |
| JPH04133391A (ja) | 半導体装置及びそれ用はんだ合金 | |
| JP2004358540A (ja) | 高温ろう材 | |
| JP2003290974A (ja) | 電子回路装置の接合構造及びそれに用いる電子部品 | |
| JP4022013B2 (ja) | ダイボンディング用Ｚｎ合金 | |
| JP3754152B2 (ja) | 無鉛半田材料及びそれを用いた電子部品 | |
| JPS5936426B2 (ja) | Ｉｃ用リ−ドフレ−ム | |
| TWI694885B (zh) | 焊料合金及焊接接頭 | |
| JP2797846B2 (ja) | 樹脂封止型半導体装置のＣｕ合金製リードフレーム材 | |
| JPH0274065A (ja) | リードフレーム | |
| JP2773202B2 (ja) | 半導体素子ボンディング用Ａｕ合金極細線 | |
| JP2621288B2 (ja) | 半導体素子ボンディング用Ａｕ合金極細線 | |
| JP2910527B2 (ja) | 高温はんだ | |
| JPS5838694A (ja) | 半導体ダイボンデイング用はんだ | |
| JP2001358458A (ja) | Ｐｂフリーはんだ接続を有する電子機器 | |
| JP3147601B2 (ja) | 高温強度に優れた半導体装置組立用Ｐｂ合金はんだ材 | |
| JP2012061508A (ja) | 接合材料 | |
| JP2584842B2 (ja) | 鉛系高融点はんだ合金 |