JPH04132466A - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JPH04132466A JPH04132466A JP2254640A JP25464090A JPH04132466A JP H04132466 A JPH04132466 A JP H04132466A JP 2254640 A JP2254640 A JP 2254640A JP 25464090 A JP25464090 A JP 25464090A JP H04132466 A JPH04132466 A JP H04132466A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- signal processing
- bit
- gradation
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims description 8
- 230000000694 effects Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 5
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 3
- 238000013139 quantization Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
- H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/7904—Processing of colour television signals in connection with recording using intermediate digital signal processing
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Picture Signal Circuits (AREA)
- Color Television Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、信号処理装置に関し、特にビデオカメラ等か
らの入力映像信号をディジタルフィードバッククランプ
回路を用いてＡ／Ｄ変換してメモリに書き込み、デジタ
ル信号処理をする場合に、上記Ａ／Ｄ変換前のクランプ
の高精度化を図った信号処理装置に関する。
らの入力映像信号をディジタルフィードバッククランプ
回路を用いてＡ／Ｄ変換してメモリに書き込み、デジタ
ル信号処理をする場合に、上記Ａ／Ｄ変換前のクランプ
の高精度化を図った信号処理装置に関する。
［従来の技術］
一般に、デジタル信号処理を行なうためのＡ／Ｄ変換の
前段では、安定して正確なデジタル信号を得るために、
入力信号をクランプする必要がある。その従来のクラン
プ方式は多種多様であるが、温度ドリフトや電源電圧変
動の影響を受けにく（安定した信号を得られるクランプ
方式として、デジタルフィードバッククランプ方式があ
る。
前段では、安定して正確なデジタル信号を得るために、
入力信号をクランプする必要がある。その従来のクラン
プ方式は多種多様であるが、温度ドリフトや電源電圧変
動の影響を受けにく（安定した信号を得られるクランプ
方式として、デジタルフィードバッククランプ方式があ
る。
第４図に従来のデジタルフィードバッククランプ回路の
構成例を示す０次にこの図を用いて従来例のデジタルフ
ィードバッククランプ回路の動作を説明する。
構成例を示す０次にこの図を用いて従来例のデジタルフ
ィードバッククランプ回路の動作を説明する。
入力されたアナログビデオ信号は、Ａ／Ｄ （アナロ
グ・デジタル）変換器ｌＯでデジタル化され、ラッチ回
路１１を通って、コンパレータ１２に入力される。コン
パレータ１２では、ラッチ回路１１のラッチ出力データ
と基準データとを比較してその結果を出力する。例えば
、基準データを０ＩＨ（１６進、以下同様）に設定する
と、ラッチ回路１１の出力が、００Ｈの場合はコンパレ
ータ１２の出力は“Ｈ” （ハイレベル）になってクラ
ンプレベルを上げ、他方ラッチ回路１１の出力が、ＯＬ
Ｈの場合は、コンパレータ１２の出力は、ハイインピー
ダンス状態になってそのクランプレベルを保持する。ま
た、ラッチ回路１１の出力が０２Ｈ以上の場合は、コン
パレータ１２の出力は”Ｌ” （ローレベル）になっ
てクランプレベルを下げる。
グ・デジタル）変換器ｌＯでデジタル化され、ラッチ回
路１１を通って、コンパレータ１２に入力される。コン
パレータ１２では、ラッチ回路１１のラッチ出力データ
と基準データとを比較してその結果を出力する。例えば
、基準データを０ＩＨ（１６進、以下同様）に設定する
と、ラッチ回路１１の出力が、００Ｈの場合はコンパレ
ータ１２の出力は“Ｈ” （ハイレベル）になってクラ
ンプレベルを上げ、他方ラッチ回路１１の出力が、ＯＬ
Ｈの場合は、コンパレータ１２の出力は、ハイインピー
ダンス状態になってそのクランプレベルを保持する。ま
た、ラッチ回路１１の出力が０２Ｈ以上の場合は、コン
パレータ１２の出力は”Ｌ” （ローレベル）になっ
てクランプレベルを下げる。
クランプゲート回路１３はコンパレータ１２の出力を第
２図（ｂ）に示すクランプパルスのタイミングで出力す
る。このクランプゲート回路１３の出力には、デジタル
回路からのノイズが含まれており、そのノイズをローパ
スフィルタ１４でカットして安定したＤＣ（直流）レベ
ルにする。さらに、ローパスフィルタ１４の出力のクラ
ンプレベルはバッファ１５を通してクランプスイッチ回
路１６に入力される。クランプスイッチ回路１６では、
クランプゲート回路１３のクランプパルスと同様のパル
スによって入力信号（アナログビデオ信号）をクランプ
する。入力されたアナログビデオ信号のペデスタル部が
以上の動作によって一定レベルに保たれ、安定したクラ
ンプが行なわれる。
２図（ｂ）に示すクランプパルスのタイミングで出力す
る。このクランプゲート回路１３の出力には、デジタル
回路からのノイズが含まれており、そのノイズをローパ
スフィルタ１４でカットして安定したＤＣ（直流）レベ
ルにする。さらに、ローパスフィルタ１４の出力のクラ
ンプレベルはバッファ１５を通してクランプスイッチ回
路１６に入力される。クランプスイッチ回路１６では、
クランプゲート回路１３のクランプパルスと同様のパル
スによって入力信号（アナログビデオ信号）をクランプ
する。入力されたアナログビデオ信号のペデスタル部が
以上の動作によって一定レベルに保たれ、安定したクラ
ンプが行なわれる。
〔発明が解決しようとする課題］
しかしながら、上記のような従来例のデジタルフィード
バッククランプ回路では、入力信号をＡ／Ｄ変換器でデ
ジタル信号に変換してから、コンパレータでコンパレー
ト処理を行なっているので、入力信号に重畳しているノ
イズや、Ａ／Ｄ変換変換量子化雑音などによってデジタ
ル変換後の最下位ビットに相当する±ＩＬＳＢ程度の誤
差が生じた。またこのため、メモリ容量削減などにより
低階調でデジタル処理を行なう場合には、１ビットの重
みが大きくなり、デジタルフィードバッククランプを行
なっても、入力信号全体が±１ビットで変動する（ばた
つく）ため、良好な精度のデジタル処理ができなくなる
という欠点があった。
バッククランプ回路では、入力信号をＡ／Ｄ変換器でデ
ジタル信号に変換してから、コンパレータでコンパレー
ト処理を行なっているので、入力信号に重畳しているノ
イズや、Ａ／Ｄ変換変換量子化雑音などによってデジタ
ル変換後の最下位ビットに相当する±ＩＬＳＢ程度の誤
差が生じた。またこのため、メモリ容量削減などにより
低階調でデジタル処理を行なう場合には、１ビットの重
みが大きくなり、デジタルフィードバッククランプを行
なっても、入力信号全体が±１ビットで変動する（ばた
つく）ため、良好な精度のデジタル処理ができなくなる
という欠点があった。
本発明の目的は、上述の点に鑑み、入力信号を安定化し
てクランプすることによりクランプ時の入力信号のばた
つきを解消し、より高精度なデジタル信号処理が可能と
なる信号処理装置を提供することにある。
てクランプすることによりクランプ時の入力信号のばた
つきを解消し、より高精度なデジタル信号処理が可能と
なる信号処理装置を提供することにある。
〔課題を解決するための手段］
かかる目的を達成するため、本発明は、ｎビット階調で
メモリ構成してデジタル信号処理する信号処理装置にお
いて、ｎ÷１ビット以上の階調でＡ／Ｄ変換してデジタ
ルフィードバッククランプをするデジタルフィードバッ
ククランプ回路を具備したことを特徴とする。
メモリ構成してデジタル信号処理する信号処理装置にお
いて、ｎ÷１ビット以上の階調でＡ／Ｄ変換してデジタ
ルフィードバッククランプをするデジタルフィードバッ
ククランプ回路を具備したことを特徴とする。
本発明では、Ａ／Ｄ変換後にメモリに取り込んだり、デ
ジタル信号処理する階調よりも１ビット以上高い階調で
Ａ／Ｄ変換し、デジタルフィードバッククランプを行う
ようにしたので、Ａ／Ｄ変換後のメモリを含めたデジタ
ル信号処理が低階調な場合でも、入力信号を安定してク
ランプすることができるようになり、それにより高精度
なデジタル信号処理を行なえる。
ジタル信号処理する階調よりも１ビット以上高い階調で
Ａ／Ｄ変換し、デジタルフィードバッククランプを行う
ようにしたので、Ａ／Ｄ変換後のメモリを含めたデジタ
ル信号処理が低階調な場合でも、入力信号を安定してク
ランプすることができるようになり、それにより高精度
なデジタル信号処理を行なえる。
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第１図は本発明の一実施例の回路構成を示す。
同図において、１は入力されたアナログビデオ信号を８
ビット階調でデジタル化するＡ／Ｄ変換器、２はＡ／Ｄ
変換器１のサンプリングクロックと同スピードのクロッ
クでデジタル信号を取り込み、出力するラッチ回路であ
る。３はラッチ回路２の出力データをデジタル信号の最
下位ビットと比較し、”）（” （Ｖｃｃ電位） カ
”Ｌ−（ＧＮＤ電位）か又はハイインピーダンス状態か
の状態信号を出力するコンパレータ部で、ある。
ビット階調でデジタル化するＡ／Ｄ変換器、２はＡ／Ｄ
変換器１のサンプリングクロックと同スピードのクロッ
クでデジタル信号を取り込み、出力するラッチ回路であ
る。３はラッチ回路２の出力データをデジタル信号の最
下位ビットと比較し、”）（” （Ｖｃｃ電位） カ
”Ｌ−（ＧＮＤ電位）か又はハイインピーダンス状態か
の状態信号を出力するコンパレータ部で、ある。
４はコンパレータ部３の出力を第２図（ｂ）のクランプ
パルスのタイミングに合わせて出力するクランプゲート
回路、５はクランプゲート回路４の出力に含まれるノイ
ズ成分を除去するローパスフィルタ、６はローパスフィ
ルタ５の出力バッファ回路である。７はクランプゲート
回路４に与えるクランプパルスと同タイミングで入力信
号をクランプするためのクランプスイッチ回路である。
パルスのタイミングに合わせて出力するクランプゲート
回路、５はクランプゲート回路４の出力に含まれるノイ
ズ成分を除去するローパスフィルタ、６はローパスフィ
ルタ５の出力バッファ回路である。７はクランプゲート
回路４に与えるクランプパルスと同タイミングで入力信
号をクランプするためのクランプスイッチ回路である。
８はラッチ回路２の出力のデジタル信号を７ビツト階調
の構成で記憶するメモリ部、９はメモリ部８の出力をア
ナログ信号に変換するＤ／Ａ （デジタル・アナログ
）変換器である。
の構成で記憶するメモリ部、９はメモリ部８の出力をア
ナログ信号に変換するＤ／Ａ （デジタル・アナログ
）変換器である。
第２図には第１図における入力信号とこの信号に対する
クランプパルスのタイミングを示す。
クランプパルスのタイミングを示す。
同図において、（ａ）はカラーパーの輝度信号（Ｙ＋Ｓ
）を示し、（ｂ）はクランプパルスを示す。第１図の構
成により、上記従来例の項で述べたと同様に、本実施例
のデジタルフィードバラ多少９２プ回路が動作して、入
力の映像輝度信号のペデスタル部がデジタルデータのＯ
ＬＨのレベルに保たれる。
）を示し、（ｂ）はクランプパルスを示す。第１図の構
成により、上記従来例の項で述べたと同様に、本実施例
のデジタルフィードバラ多少９２プ回路が動作して、入
力の映像輝度信号のペデスタル部がデジタルデータのＯ
ＬＨのレベルに保たれる。
ところで、従来の民生用ビデオカメラなどでは輝度信号
のデジタル化において階調８ビツトと７ビツトの差は実
際上はとんどわからないので、メモリ容量削減を行うた
めにＡ／Ｄ変換を含めたデジタル信号処理を７ビツト階
調で構成したシステムが提供されている。このような場
合に、従来技術のデジタルフィードバッククランプ動作
を行うと、入力信号のペデスタル部分のＡ／Ｄ変換後の
データにノイズや量子化雑音などにより±１ビットの誤
差が生じて、入力レンジ２ｖ□、でＡ／Ｄ変換を行った
場合、最下位の１ビツト（ＩＬＳＢ）は約１６ｍＶにな
り、結局±１６ｍＶのばたつきをもったクランプ動作を
行なうことになる。そして、クランプによる±１６ａ＋
Ｖのばたつきは、第３図（ａ）に示すように、入力信号
全体を１６ｍＶでばたつかせることになり、Ａ／Ｄ変換
後のデジタル信号処理の精度を悪化させる。
のデジタル化において階調８ビツトと７ビツトの差は実
際上はとんどわからないので、メモリ容量削減を行うた
めにＡ／Ｄ変換を含めたデジタル信号処理を７ビツト階
調で構成したシステムが提供されている。このような場
合に、従来技術のデジタルフィードバッククランプ動作
を行うと、入力信号のペデスタル部分のＡ／Ｄ変換後の
データにノイズや量子化雑音などにより±１ビットの誤
差が生じて、入力レンジ２ｖ□、でＡ／Ｄ変換を行った
場合、最下位の１ビツト（ＩＬＳＢ）は約１６ｍＶにな
り、結局±１６ｍＶのばたつきをもったクランプ動作を
行なうことになる。そして、クランプによる±１６ａ＋
Ｖのばたつきは、第３図（ａ）に示すように、入力信号
全体を１６ｍＶでばたつかせることになり、Ａ／Ｄ変換
後のデジタル信号処理の精度を悪化させる。
そこで、本発明実施例では、このような７ビツト階調で
メモリを構成してデジタル信号処理する場合には、デジ
タルフィードバッククランプ処理の精度を上げるために
、第１図のＡ／Ｄ変換器１及びラッチ回路２、及びコン
パレータ部３の階調を８ビツトにする。この入力信号レ
ンジを２ ｖｐ−ｐにして階調８ビツトでＡ／Ｄ変換し
た場合には、１ＬＳＢが約８ｍＶになり、第３図（ｂ）
に示すように、入力信号のクランプのばたつきを±８ｍ
Ｖにすることができる。これにより、入力信号全体のば
たつきが±８ｍＶとなって、７ビツトでＡＩＤ変換した
場合よりも大幅に改善される。
メモリを構成してデジタル信号処理する場合には、デジ
タルフィードバッククランプ処理の精度を上げるために
、第１図のＡ／Ｄ変換器１及びラッチ回路２、及びコン
パレータ部３の階調を８ビツトにする。この入力信号レ
ンジを２ ｖｐ−ｐにして階調８ビツトでＡ／Ｄ変換し
た場合には、１ＬＳＢが約８ｍＶになり、第３図（ｂ）
に示すように、入力信号のクランプのばたつきを±８ｍ
Ｖにすることができる。これにより、入力信号全体のば
たつきが±８ｍＶとなって、７ビツトでＡＩＤ変換した
場合よりも大幅に改善される。
さらに、現状では８ビツトのＡ／Ｄ変換器が汎用品とし
て低価格で普及されているので、７ビツト階調のデジタ
ル信号処理を行う場合でも、８ビツトのＡ／Ｄ変換器が
使用されると考えられる。よって、この場合の回路構成
は、デジタルフィードバッククランプ処理を、８ビツト
で行なっても、７ビツトで行なうのとほとんど変わらな
い、従って、７ビツト階調でメモリ８を構成してデジタ
ル信号処理を行なう場合は、Ａ／Ｄ変換を含めたデジタ
ルフィードバッククランプを８ビツトで行なうことによ
り１回路構成を従来とほとんど変えずに、より良好なり
ランプ精度を得ることができる。
て低価格で普及されているので、７ビツト階調のデジタ
ル信号処理を行う場合でも、８ビツトのＡ／Ｄ変換器が
使用されると考えられる。よって、この場合の回路構成
は、デジタルフィードバッククランプ処理を、８ビツト
で行なっても、７ビツトで行なうのとほとんど変わらな
い、従って、７ビツト階調でメモリ８を構成してデジタ
ル信号処理を行なう場合は、Ａ／Ｄ変換を含めたデジタ
ルフィードバッククランプを８ビツトで行なうことによ
り１回路構成を従来とほとんど変えずに、より良好なり
ランプ精度を得ることができる。
他４すＵ【然
次に、本発明の他の実施例について説明する。
上述した本発明の第１の実施例では、７ビツト階調でメ
モリ８を構成してデジタル信号処理するシステムにおい
て、デジタルフィードバッククランプを８ビツト階調で
行なうことによりクランプ精度が２倍に向上するという
一例を示したが、穀にｎビット階調でメモリを構成して
デジタル信号処理するシステムにおいては、ｎ＋１ビッ
ト階調のデジタルフィードバッククランプ回路を用いる
ことによりクランプ精度は２倍に向上する。
モリ８を構成してデジタル信号処理するシステムにおい
て、デジタルフィードバッククランプを８ビツト階調で
行なうことによりクランプ精度が２倍に向上するという
一例を示したが、穀にｎビット階調でメモリを構成して
デジタル信号処理するシステムにおいては、ｎ＋１ビッ
ト階調のデジタルフィードバッククランプ回路を用いる
ことによりクランプ精度は２倍に向上する。
さらにまた、ｎビット階調で、メモリを構成しデジタル
信号処理するシステムにおいては、ｎ＋２ビット階調の
デジタルフィードバッククランプ回路を用いれば、入力
信号をクランプしたときのばたつきは、Ａ／Ｄ変換後に
ｎ＋２ビット階調をｎビット階調に変換することにより
、まったくデジタル信号に影響を与えな（なる。すなわ
ち、この場合には、第３図（ｃ）に示すように、ｎ＋２
ビット階調でデジタルフィードバッククランプ動作を行
なったときのクランプによる人力信号のばたつきは、７
ビット階調のｌ ＬＳＢ内にすべて含まれてしまう。
信号処理するシステムにおいては、ｎ＋２ビット階調の
デジタルフィードバッククランプ回路を用いれば、入力
信号をクランプしたときのばたつきは、Ａ／Ｄ変換後に
ｎ＋２ビット階調をｎビット階調に変換することにより
、まったくデジタル信号に影響を与えな（なる。すなわ
ち、この場合には、第３図（ｃ）に示すように、ｎ＋２
ビット階調でデジタルフィードバッククランプ動作を行
なったときのクランプによる人力信号のばたつきは、７
ビット階調のｌ ＬＳＢ内にすべて含まれてしまう。
よって、クランプによるばたつきの誤差がｎビット階調
のデジタル信号処理にはまったく影響を与えずに、高精
度なデジタル処理ができる。
のデジタル信号処理にはまったく影響を与えずに、高精
度なデジタル処理ができる。
Ｃ発明の効果〕
以上説明したように、デジタル信号処理を行なうための
Ａ／Ｄ変換回路の前段のデジタルフィードバッククラン
プ回路において、一般にノイズやＡ／Ｄ変換時の量子化
誤差による±Ｉ ＬＳＢの誤差が入力信号をばたつがせ
るが、本発明によれば、Ａ／Ｄ変換後にメモリに取り込
んだり、デジタル信号処理する階調よりも１ビット以上
高い階調でＡ／Ｄ変換し、デジタルフィードバッククラ
ンプを行なうようにしたので、クランプ時の人力信号の
ばたつきの影響が無くなり、高精度なデジタル信号処理
が行えるという効果が得られる。
Ａ／Ｄ変換回路の前段のデジタルフィードバッククラン
プ回路において、一般にノイズやＡ／Ｄ変換時の量子化
誤差による±Ｉ ＬＳＢの誤差が入力信号をばたつがせ
るが、本発明によれば、Ａ／Ｄ変換後にメモリに取り込
んだり、デジタル信号処理する階調よりも１ビット以上
高い階調でＡ／Ｄ変換し、デジタルフィードバッククラ
ンプを行なうようにしたので、クランプ時の人力信号の
ばたつきの影響が無くなり、高精度なデジタル信号処理
が行えるという効果が得られる。
第１図は本発明の一実施例のデジタルフィードバックク
ランプ回路の回路構成を示すブロック図、 第２図（ａ） 、 （ｂ）は第１図のブロック図におけ
る（ａ） 、 （ｂ）点の信号の波形を示すタイミング
図、第３図（ａ） 、 （ｂ） 、 （ｃ）は第１図の
回路でＡ／Ｄ変換の階調ビットを変えたときのデジタル
フィードバッククランプ回路のクランプ精度を示す波形
図、 第４図は従来のデジタルフィードバッククランプ回路の
回路構成を示すブロック図である。 １・・・Ａ／Ｄ変換器、 ２・・・ラッチ回路、 ３・・・コンパレータ部、 ４・・・クランプゲート回路、 ５・・・ローパスフィルタ、 ６・・・バッファ回路、 ７・・・クランプスイッチ回路、 ８・・・メモリ部、 ９・・・Ｄ／Ａ変換器。
ランプ回路の回路構成を示すブロック図、 第２図（ａ） 、 （ｂ）は第１図のブロック図におけ
る（ａ） 、 （ｂ）点の信号の波形を示すタイミング
図、第３図（ａ） 、 （ｂ） 、 （ｃ）は第１図の
回路でＡ／Ｄ変換の階調ビットを変えたときのデジタル
フィードバッククランプ回路のクランプ精度を示す波形
図、 第４図は従来のデジタルフィードバッククランプ回路の
回路構成を示すブロック図である。 １・・・Ａ／Ｄ変換器、 ２・・・ラッチ回路、 ３・・・コンパレータ部、 ４・・・クランプゲート回路、 ５・・・ローパスフィルタ、 ６・・・バッファ回路、 ７・・・クランプスイッチ回路、 ８・・・メモリ部、 ９・・・Ｄ／Ａ変換器。
Claims (1)
- 【特許請求の範囲】 １）ｎビット階調でメモリ構成してデジタル信号処理す
る信号処理装置において、 ｎ＋１ビット以上の階調でＡ／Ｄ変換してデジタルフィ
ードバッククランプをするデジタルフィードバッククラ
ンプ回路を具備したことを特徴とする信号処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25464090A JP3143117B2 (ja) | 1990-09-25 | 1990-09-25 | 信号処理装置 |
| US08/165,865 US5532758A (en) | 1990-09-25 | 1993-12-14 | Feedback clamp circuit for analog-to-digital conversion |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25464090A JP3143117B2 (ja) | 1990-09-25 | 1990-09-25 | 信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04132466A true JPH04132466A (ja) | 1992-05-06 |
| JP3143117B2 JP3143117B2 (ja) | 2001-03-07 |
Family
ID=17267829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25464090A Expired - Fee Related JP3143117B2 (ja) | 1990-09-25 | 1990-09-25 | 信号処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5532758A (ja) |
| JP (1) | JP3143117B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0830249A (ja) * | 1994-07-11 | 1996-02-02 | Rohm Co Ltd | 高速画像濃度変換装置 |
| FR2727595A1 (fr) * | 1994-11-25 | 1996-05-31 | Sgs Thomson Microelectronics | Circuit d'asservissement d'un signal sur une valeur de preference |
| US6580465B1 (en) * | 1998-01-09 | 2003-06-17 | Pentax Corporation | Clamp voltage generating circuit and clamp level adjusting method |
| JP3918635B2 (ja) * | 2002-05-30 | 2007-05-23 | ソニー株式会社 | 直流レベル制御方法、クランプ回路、撮像装置 |
| US7106231B2 (en) * | 2003-11-04 | 2006-09-12 | Mstar Semiconductor, Inc. | Video signal processing system including analog to digital converter and related method for calibrating analog to digital converter |
| TWI307242B (en) * | 2006-02-03 | 2009-03-01 | Novatek Microelectronics Corp | Automatic clamping analog-to-digital converter |
| JP4931546B2 (ja) * | 2006-10-24 | 2012-05-16 | ソニー株式会社 | 固体撮像装置及び撮像装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4660085A (en) * | 1985-09-25 | 1987-04-21 | Rca Corporation | Television receiver responsive to plural video signals |
| JPH0732466B2 (ja) * | 1986-03-10 | 1995-04-10 | 松下電器産業株式会社 | クランプ装置 |
| US4707741A (en) * | 1986-04-11 | 1987-11-17 | Harris Corporation | Video signal clamping with clamp pulse width variation with noise |
| JPS63222582A (ja) * | 1987-03-12 | 1988-09-16 | Sanyo Electric Co Ltd | クランプ回路 |
| US5019905A (en) * | 1987-09-18 | 1991-05-28 | Vicon Industries, Inc. | Encoding and decoding of multiple video sources |
| KR930010616B1 (ko) * | 1988-11-17 | 1993-10-30 | 마쓰시다 덴끼 산교오 가부시기가이샤 | 수상기 제어 장치 |
| GB2228643B (en) * | 1989-02-28 | 1993-05-19 | Sony Corp | Video signal clamping |
| JPH02243080A (ja) * | 1989-03-16 | 1990-09-27 | Nec Corp | テレビ信号符号化回路 |
| US5003564A (en) * | 1989-04-04 | 1991-03-26 | Rca Licensing Corporation | Digital signal clamp circuitry |
| US4965669A (en) * | 1989-04-12 | 1990-10-23 | Rca Licensing Corporation | Apparatus for digitally controlling the D.C. value of a processed signal |
| DE69034198T2 (de) * | 1989-11-06 | 2006-04-20 | Canon K.K. | Elektronische Standbildkamera |
| US5105276A (en) * | 1990-11-15 | 1992-04-14 | Eastman Kodak Company | DC restoration of sampled imagery signals |
| US5084700A (en) * | 1991-02-04 | 1992-01-28 | Thomson Consumer Electronics, Inc. | Signal clamp circuitry for analog-to-digital converters |
-
1990
- 1990-09-25 JP JP25464090A patent/JP3143117B2/ja not_active Expired - Fee Related
-
1993
- 1993-12-14 US US08/165,865 patent/US5532758A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5532758A (en) | 1996-07-02 |
| JP3143117B2 (ja) | 2001-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04310072A (ja) | 映像信号クランプ回路 | |
| JPH04132466A (ja) | 信号処理装置 | |
| US4398179A (en) | Analog-to-digital converting circuit | |
| US7728888B2 (en) | Clamping circuit and digital camera system having the clamping circuit | |
| JPH10276345A (ja) | 映像信号処理装置 | |
| JP2002057581A (ja) | サンプリング処理装置及びこれを用いた撮像装置 | |
| JP3760503B2 (ja) | クランプ回路 | |
| JPH067630Y2 (ja) | ビデオクランプ回路 | |
| US6542097B1 (en) | Adaptive delta modulation with step size variation responsive to sensed overload | |
| JP3006291B2 (ja) | テレビジョンカメラのアナログ／ディジタル変換装置 | |
| RU2233044C2 (ru) | Устройство автоматического контрастирования телевизионного изображения | |
| JPH0611662Y2 (ja) | デイジタルアナログコンバ−タ | |
| KR880002500B1 (ko) | 16비트용 고속 a/d 콘버터 | |
| JP3538082B2 (ja) | 映像信号処理回路 | |
| US8525721B2 (en) | Low power cycle data converter | |
| JPH07131353A (ja) | 逐次比較形ａｄ変換器 | |
| JPH09247497A (ja) | クランプ回路 | |
| JPH0685673A (ja) | 映像信号ａ／ｄ変換器 | |
| JPH09246971A (ja) | デジタル信号処理装置 | |
| JPH0786944A (ja) | 映像信号のａ／ｄ変換回路 | |
| JPH1098383A (ja) | 信号変換器 | |
| JPH0697827A (ja) | アナログ・ディジタル変換回路 | |
| JPH02275369A (ja) | サンプルホールド回路 | |
| JPH06260939A (ja) | 逐次比較型ａ／ｄ変換回路 | |
| JPH0435367A (ja) | 同期分離装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |