JPH04130508A - クロック断監視回路 - Google Patents

クロック断監視回路

Info

Publication number
JPH04130508A
JPH04130508A JP25251490A JP25251490A JPH04130508A JP H04130508 A JPH04130508 A JP H04130508A JP 25251490 A JP25251490 A JP 25251490A JP 25251490 A JP25251490 A JP 25251490A JP H04130508 A JPH04130508 A JP H04130508A
Authority
JP
Japan
Prior art keywords
clock signal
clock
monitoring
ckm
cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25251490A
Other languages
English (en)
Inventor
Akira Shimamura
彰 島村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP25251490A priority Critical patent/JPH04130508A/ja
Publication of JPH04130508A publication Critical patent/JPH04130508A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 クロック信号の断を他のクロック信号によって検出する
複数クロック信号のクロック断監視回路に関し、 クロック信号が断となってから警報を送出するまでの時
間を短縮することを目的とし、m個(m≧2)のクロッ
ク信号の断を監視するクロック断監視回路において、前
記m個のクロック信号の中で最短周期をもつクロック信
号の周期よりも短い周期をもつ監視用クロック信号を発
生する監視用クロック信号発生回路と、前記m個のクロ
ック信号及び前記監視用クロック信号の各々に対応する
m+1個の計数回路を設け、かつ、前記m個のクロック
信号に対応するm個の計数回路はそれぞれ対応する自ク
ロック信号によりリセットされ、かつ、それぞれ自クロ
ック信号に次いで周期の長い他クロック信号または監視
用クロック信号を計数して計数値が予め設定された数値
に達した場合にクロック断警報を出力し、前記監視用ク
ロック信号に対応する計数回路は該監視用クロック信号
によりリセットされ、かつ、前記最短周期をもつクロッ
ク信号を計数して計数値が予め設定された数値に達した
場合にクロック断警報を出力する如く構成する。
[産業上の利用分野] 本発明は、クロック信号の断を他のクロック信号によっ
て検出する複数クロック信号のクロック断監視回路に関
する。
電子技術の進展に伴い、各種電子装置に周期の異なる複
数のクロック信号が用いられるケースが増えている。こ
れらのクロック信号は各種回路を動作させる基本信号で
あり、クロック信号の断は装置に重大な影響を及ぼす可
能性があるため、電子装置にはクロック信号を監視し、
クロック断を検出した場合に警報を発出するクロック断
監視回路が設けられるのが普通である。
このクロック断監視回路が複数のクロック信号の断を監
視する場合、クロック信号ごとに計数回路を設けて他の
クロック信号を計数し、自クロック信号が入力されたと
きに計数値をリセットする方式が普及している。この方
式は自クロック信号が断となると他クロック信号の計数
が進み、予め設定した値に達したときに警報を送出する
ものであるが、短い周期のクロック信号の断の検出は長
い周期のクロック信号の計数に時間を要するため、クロ
ック断の警報送出が長い周期のクロック信号の周期如何
によっては大幅に遅れる可能性がある。
このため、クロック断の検出が大幅に遅れることのない
複数クロック信号のクロック断監視回路が求められてい
る。
〔従来の技術〕
第6図は従来技術の回路ブロック図、第7図は第6図の
タイムチャートである。
第6図は2つのクロック信号CKA及びCKBある。以
下、第7図と併せて第6図を説明する。
第6図のカウンタ11−A (図中、CNTA)はクロ
ック信号CKAの断を監視し、カウンタ111(図中、
CNTB)はクロック信号CKBの断を監視する回路で
あるが、2つのクロック信号CKA及びCKBは第7図
に示す如く、CKAの周期がCKBより大幅に長い場合
を例を示している(第7図■、@参照)。
第7 図(1) ハ’y O7’) tK号CKAcI
)及びCKB@が正常に送出されている場合のタイムチ
ャートを示しているが、この場合はクロック信号の立ち
上がり時及び立ち下がり時に微分回路13−A、 13
−!1(図中、DFA、DFB)において微分波が発生
し、該微分波はインバータitA、 14〜.(図中、
■NVA、INVB)を介してそれぞれカウンタ11−
^、 11−iのリセット端子CLに入力される(@。
@)。図のカウンタ11−^、u−gの場合はその一方
の極性の微分波が入力されたときリセットが行われるの
で、それぞれのクロック信号の立ち上がり時に計数値が
リセットされることとなる(@、0参照)。
カウンタ11−AはリセットされたのちCK端子に入力
されるクロック信号CKB@を計数するが、次のクロッ
ク信号CKAの立ち上がりで再びリセットされる。この
リセットからリセットまでの間、即ち、クロック信号C
KAの1周期間に第7図(1)の例では7個(以下、す
べてリセットと同時に入力されるクロック信号は計数さ
れないものとし、計数値は10進法で記す)のクロック
信号CKBを計数するが、この計数値7ではカウンタ1
1−Aは出力端子QXにHレベルの出力を送出せず(I
9)、従って、クロック断警報は送出されない。同様に
カウンタ11−6はクロック信号CKB@の立ち上がり
ごとにリセットされ、リセットからリセットまでの間、
クロック信号CKA■を計数するが、この場合はクロッ
ク信号CKAの周期がクロック信号CKBよりはるかに
長いため、第7図(1)に示す如く計数が行われないう
ちにリセットされることとなる (@)。
次に、第7図(2)によりクロック信号CKAが停止し
た場合について説明する。
カウンタ11−Aがクロック信号CKBを7個計数して
いる間にクロック信号CKAが断になるとカウンタ11
−Aはリセットがされなくなるため、計数が続けられる
。カウンタ11−aを例えば計数値がlOとなったとき
にクロック断警報を送出するように設定しておけば、計
数値がlOとなったときにカウンタ11−aの出力端子
の一つQXよりCKA断の警報が出力される([相])
。警報を送出する計数値は計数するクロック信号CKB
の周期に応じて適宜設定するが、第7図(2)より明ら
かな如く、長い周期を持つクロック信号CKAの断は該
クロック信号CKAの周期以下の時間で送出することか
容易である。
短いクロック信号CKBが断となったときの動作も上記
と同様であるが、長い周期のクロック信号CKAを最低
1個計数する時間が必要であるため、クロック信号CK
Bが断となってから警報表示が行われるまでに第7図(
3)に示すような比較的大きな遅延時間が生ずる。
即ち、従来技術においては長い周期のクロック信号を計
数してクロック断を検出する場合にクロック断警報の表
示が大幅に遅延する可能性がある。
〔発明が解決しようとする課題〕
クロック信号の断を他のクロック信号を計数することに
よって検出する複数クロック信号のクロック断監視回路
において、従来技術の回路では、短い周期のクロック信
号の断を長い周期のクロック信号の計数によって検出す
ることがあり、この場合、長い周期のクロック信号の計
数に時間を要するためにクロック断の警報送出が大幅に
遅れる可能性があった。
本発明は、クロック信号が断となってから警報を送出す
るまでの時間を短縮することを目的とする。
〔課題を解決するための手段〕
第1図は本発明の原理説明図である。
図中、2はm個(m≧2)のクロック信号CK1〜CK
Mの中で最短周期をもつクロック信号CKMの周期より
も短い周期をもつ監視用クロック信号CKNを発生する
監視用クロック信号発生回路、1−1〜1−7は前記m
個のクロック信号CK1〜CKM及び前記監視用クロッ
ク信号CKNの各々に対応するm+1個の計数回路であ
り、これらを以下のように構成する。
即ち、前記m個のクロック信号CK1〜CKMに対応す
るm個の計数回路1−+〜l1.はそれぞれ対応する自
クロック信号CK1〜CKMによりリセットされ、かつ
前記最短周期をもつクロック信号CKMを除くm−1個
のクロック信号CKI〜CK(M−1)(一部図示省略
)に対応するm−1個の計数回路1−6〜1−rm−+
+ (一部図示省略)は自クロック信号よりも周期が短
く、かつ自クロック信号の次に周期の長い他クロック信
号CK2〜CKMを計数し、計数値が予め設定された数
値、例えば自クロック信号と計数するクロック信号の周
期に応じて設定された数値に達した場合にクロック断警
報を出力するように構成し、また、最短周期をもつクロ
ック信号CKMに対応する計数回路り、は前記監視用ク
ロック信号CKNを計数し、計数値が自クロック信号C
KMと監視用クロック信号CKNの周期に応じて予め設
定された数値に達した場合にクロック断警報を送出する
如く構成する。更に、前記監視用クロック信号CKNに
対応する計数回路1−3は監視用クロック信号CKNに
よりリセットされるとともに、前記最短周期をもつクロ
ック信号CKMを計数し、例えば該クロック信号CKM
の周期に応じて予め設定された計数値に達した場合にク
ロック断警報を送出する如(構成する。
〔作 用] 第1図はm個(m≧2)のクロック信号CK1〜CKM
の断を監視するクロック断監視回路を示しているが、ク
ロック信号CKIが最も周期が長く、CK2はCKIに
次いで周期が長く、以下同様にしてクロック信号CKM
が最も周期が短くなっている。また、該クロック断監視
回路には前記最短周期をもつクロック信号CKMの周期
よりも短い周期をもつ監視用クロック信号CKNが監視
用クロック信号発生回路2より出力されており、それぞ
れのクロック信号CK1〜CKM及び前記監視用クロッ
ク信号CKHに対応して計数回路1−+〜1−Nが設け
られている。
m個のクロック信号CK1〜CKMに対応する計数回路
1−1〜1−には自クロック信号CK1〜CKMが入力
される都度、また監視用クロック信号CKNに対応する
計数回路1□は監視用クロック信号CKNが入力される
都度、それぞれリセットされるようになっている。また
リセットされてから次にリセットされるまでの間、各計
数回路1−t〜I−Nは自クロック信号に次いで周期の
長いクロック信号を計数して計数値を出力する。この場
合、最短周期のクロック信号CKMに対応する計数回路
1.は自クロック信号CKMよりも周期の短い監視用ク
ロック信号CKNを計数するが、監視用クロック信号C
KNに対応する計数回路1−Nは最短周期のクロック信
号CKMを計数する。即ち、m個のクロック信号CK1
〜CKMに対応する計数回路1−7〜1−.4は自クロ
ック信号CK1〜CKMよりも周期の短いクロック信号
CK2〜CKMまたは監視用クロック信号CKNを計数
するが、監視用クロック信号CKNに対応する計数回路
工、のみは自監視用クロック信号CKNよりも周期の長
いクロック信号CKMを計数する。
各計数回路1−t〜1−Nは前記による計数値が予め設
定した数値に達するとクロック断警報を出力するように
構成されているが、設定される数値は各計数回路り、〜
Nのリセットからリセットまでの間に計数する計数値よ
りも大きな数値としであるので、自クロック信号が正常
に入力されていれば計数値が予め設定された数値に達す
ることはない。
しかし、クロック信号CK1〜CKMまたは監視用クロ
ック信号CKNのいずれかが断となると対応する計数回
路1−I〜1−Nはリセットが行われなくなるため、計
数が進み、設定された数値に達するとクロック断の警報
表示が行われる。
以上において、m個のクロック信号CK1〜CKMに対
応する計数回路1−t〜1−0は前記の如く自クロック
信号CK1〜CKMよりも周期の短いクロック信号CK
2〜CKMまたは監視用クロック信号CKNを計数して
いるため、自クロック信号CK1〜CKMが断となって
から最長でも1周期を経たときに計数値が平常時の最大
計数値を超えることとなる。従って、数値を適当に設定
すれば早期にクロック断警報を出力することができる。
一方、監視用クロック信号CKNに対応する計数回路L
−Hのみは自監視用クロック信号CKNよりも周期の長
いクロック信号CKMを計数しているため、従来技術〔
第7図(3)参照〕で説明した如く、長いクロック信号
CKMの周期に応じて警報表示が遅れる。しかし、該監
視用クロック信号CKNは監視用として特別に作成する
ものであり、最短周期のクロック信号CKMに比較的近
い周期にすることができるため、警報表示の遅れが該監
視用クロック信号CKNの周期に比して極端に長くなら
いように設定することができる。かつ、該監視用クロッ
ク信号CKNは電子装置に供給するクロック信号ではな
いため、クロック断警報の表示遅れが実害を招く可能性
は極めて少ない。
第1図の構成は、以上の如くして、クロック信号が断と
なってから警報を送出するまでの時間を短縮することが
できる。
〔実施例〕
第2図は本発明の一実施例の回路ブロック図、第3図は
第2図の回路ブロック図のタイムチャート、第4図は本
発明の他の実施例の回路ブロック図、第5図は第4図の
回路ブロック図のタイムチャートである。
第1図、第2図及び第4図中の同一対象物には同一記号
を用い、1−1〜L、はカウンタ(CTN1〜CTN4
)、3−+〜3−4は微分回路(DFI〜DF4)、4
−1〜4−4は遅延回路(DLI〜DL4)、■Nv1
〜■Nv4はインバータ(以下、INVと記す)、EO
RI〜EOR4は排他的論理和回路(以下、EORと記
す)である。また第2図及び第4図中の■〜@は第3図
及び第5図に波形を図示した点を示す。
第2図は3個のクロック信号CKI〜CK3の断を監視
するクロック断監視回路を示しているが、第3図(1)
の■〜■に示す如く、クロック信号CK1が最も周期が
長く、CN3が最も周期が短いとする。また、監視クロ
ック信号発生回路2は第3図(1)の■に示す如く前記
最短周期のクロック信号CK&の周期よりも短い周期を
もつ監視用クロック信号CK4を発生するものとする。
カウンタ1−8〜1−4は前記クロック信号CK。
〜CK3及び監視用クロック信号CK、に対応して設け
られているが、そのうちカウンタL、〜l−3はそれぞ
れ自りロンク信号CKI−CK3よりも短い周期のクロ
ック信号CK2.CK3または監視用クロック信号CK
4を計数し、カウンタ1−4は自監視用クロック信号C
K4より長い周期をもつクロック信号CK3を計数する
ように構成されているが、いずれも自クロック信号CK
 I”” CN3または監視用クロック信号CK4が入
力される都度リセットされるようになっている。第3図
(1)は計数とリセットの関係の一例を図示しているが
、同図の例では、カウンタl−+−7−zはいずれもr
l」を計数しただけでリセットされている。
しかし、監視用クロック信号用のカウンタ1−4につい
ては自監視用クロック信号CK4より長い周期をもつク
ロック信号CK3を計数するため、正常状態では計数が
進まないうちにリセットされていることが示されている
以下、カウンタ1−+ (CNT1)を例に、その動作
を第3図(2)を併用して説明する。
クロック信号CKI■が入力されると、その立ち上がり
時及び立ち下がり時に微分回路り、において微分波が発
生し、INVIを経てカウンタ1−1のリセット端子C
Lに入力されるが、カウンタ1−+のリセットは第3図
(2)の■に示した極性の微分波、即ち、クロック信号
CKI■の立ち上がり時に発生する微分波によって行わ
れ、リセットされたときにカウンタ1−+の複数の出力
端子Q、〜(一部、図示省略)より出力される計数値は
「0」となる(第3図■)。
カウンタ1−+はまた、リセットからリセットまでの間
に、GK端子に入力されるクロック信号CK2■を計数
するが、第3図(1)の例では計数されるクロック信号
CK2■のパルス数は1個となる。
従って、クロック信号CKIが正常に入力されていると
きは出力端子Q、〜より「2」以上の計数値が出力され
ることはない。
この状態で、クロック信号CKIが第3図(1)の■に
示した時点で断となると、カウンタ1−+のリセットが
行われなくなるため、クロック信号CK2■の計数が進
み、計数値が「2」以上となる。
カウンタL、において、予め計数値が「2」となったと
きにカウンタ1−+のQX端子より出力が送出されるよ
うに設定しておけば第3図(2)に示した如くクロック
信号CKI断の警報表示が行われる。
予め設定する数値は誤警報を避ける等の理由で「3」以
上としても勿論差支えない。クロック信号GK2及びC
N3の監視も全く同様にして行われる。
以上において、各クロック信号CKI〜CK3はカウン
タ1−t〜1−3においてそれぞれ自クロック信号CK
I〜CK3よりも周期の短いクロック信号CK2〜CK
4を計数してクロック断を検出するため、警報表示をす
る計数値の設定を小さくすれば自クロック信号の1周期
以内に警報表示を行うことができ、重要なりロック信号
の断の警報表示が大幅に遅延することがない。
次に監視用クロック信号CK4が断となった場合につい
て第3図(3)を併用して説明する。
監視用クロック信号CK4の場合は自己よりも周期の長
いクロック信号CK3を計数するため、前記した如く、
監視用クロック信号CK4が正常なときにカウンタ1−
4が「1」異常を計数することは原則としてない。該監
視用クロック信号CK4が断となると、カウンタ1−4
はクロック信号CK3を計数し始めるが、第3図(3)
の如く計数値が「IJとなった場合に警報表示を行うよ
うに予め設定しておけば、カウンタ1−4の出力がrl
、となったときにQXより警報表示の出力が出される。
従って、クロック信号が断となってから警報表示が行わ
れるまでの時間を監視対象のクロック信号の周期と対応
して見た場合、カウンタ1−4における警報表示の遅れ
は他のカウンタ1−、〜1−3よりも大きくなるが、監
視用クロック信号CK4の周期を最短周期のクロック信
号CK3に比較的近い値に設定することによって遅延時
間が余り大きくならないようにすることが可能である。
また、監視用クロック信号CK4は実用の装置に供給す
るクロック信号ではないため、警報表示の遅れが重大な
事態を引き起こすことはない。
次に第4図の実施例回路ブロック図を第5図のタイムチ
ャートを併用して説明する。
第4図の回路の条件は第3図と同一であるが、カウンタ
1−1〜カウンタ1−4のリセット回路の構成のみが異
なっている。以下、クロック信号CK1を例に第2図と
異なる点のみを説明する。
カウンタ1−7にクロック信号CKIが入力されると、
該クロック信号CKIはEOR1の一方の端子に直接入
力されるとともに遅延回路4−1を通して該EOR1の
他方の端子に入力される(第5図@)。このため、遅延
時間の間だけEORlよりHレベルのパルス[株]が送
出され、INVIでレベルが反転されてカウンタ1−+
のCL端子に入力される(■)。カウンタ1−9は前記
INVIよりのパルス■が入力される都度リセットされ
るが、リセットからリセットまでの間にCK端子に入力
されるクロック信号CK2を計数する。ただし、第5図
の例ではクロック信号CK2の周期がクロック信号CK
Iの1/2となっているため、計数が行われないうちに
リセットされ、rl」以上の計数値がQO〜端子より出
力されることがない。
この状態でクロック信号CKIが断となり、例えば第5
図に示したようにHレベルの状態のままとなると、EO
R1より出力パルス[株]が送出されなくなるため、リ
セットが行われなくなり、クロック信号CK2の計数が
進む。計数値がrlJとなったときに警報表示を行うよ
うに設定した場合は「1」を計数したときにQX端子よ
り警報が出力される(@) 。
以上を第2図及び第3図(2)と比較すると、第2図で
はクロック信号の立ち上がり時及び立ち下がり時に発生
する微分波のうち、立ち上がり時の微分波のみによって
リセットされていたのが、第4図では立ち上がり及び立
ち下がりのいずれでもリセットされている。従って、第
5図の如く、クロック信号CKIがHレベル状態のまま
となったとき、第2図では第5図中にTと記載した点で
初めて微分波が入力されないことが判り、計数が進めら
れるのに対して第4図の回路では第5図の如くその半周
期前にリセットパルスが入力されないことが判明し、計
数が進められる。即ち、第4図の回路ではクロック断の
検出が第2図よりも速く行われる。それ以上の動作と効
果は第2図と同様であるので説明を省略する。
第2図及び第4図の実施例に示した如く、本発明ではク
ロック断を速やかに検出して警報表示することができる
以上、第2図乃至第4図により本発明の詳細な説明した
が、第2図及び第5図に図示した回路ブロック図及びタ
イムチャートはあくまで本発明の実施例の一部に過ぎず
、計数回路及びリセット回路の構成、各クロック信号の
周期関係、警報表示の時期などは前記各図に示したもの
以外であっても同様な効果が得られることは明らかであ
る。
例えば、カウンタのリセット回路には第2図及び第4図
以外にも公知の回路、例えばそれぞれHレベル及びLレ
ベルの入力によってリセットされる2組のカウンタをク
ロック信号ごとに設け、クロック信号を該2組のカウン
タのリセット端子に直接入力し、該2組のカウンタの出
力を論理和回路を介して出力する回路を用いても同一効
果が得られる。また、上記の説明においては、監視する
クロック信号の周期よりも計数するクロック信号または
監視用クロック信号の周期の方が短いとしたが、その極
限値として同一周期となる場合があっても差支えないこ
とは明らかであり、監視するクロック信号と計数するク
ロック信号が同時に入力された場合には監視するクロッ
ク信号によるリセットを優先させたが、逆となる場合に
も何らかの時間特性を付与することによりリセットが行
われるようにすることは容易に可能である。本発明は本
発明の主旨から、以上の如き変形を排除するものではな
い。
〔発明の効果〕 以上説明したように、本発明によれば、クロック信号の
断を他のクロック信号によって検出する複数クロック信
号のクロック断監視回路において、クロック信号が断と
なってから警報表示が行われるまでの遅延時間を短縮す
ることが可能となり、クロック信号及びクロック断監視
回路の信頼性の向上に著しい効果が得られる。
【図面の簡単な説明】
第1図は本発明の原理説明図、第2図は本発明の実施例
回路ブロック図(1)、第3図は本発明の実施例タイム
チャート(1)、第4図は本発明の実施例回路ブロック
図(2)、第5図は本発明の実施例タイムチャート(2
)、第6図は従来技術の回路プロ・ンク図、第7図は従
来技術のタイムチャートである。 図中、 1−1〜1−N     計数回路 2 ・−・−・   ・−・監視用クロック発生回路C
K1〜CKM−・クロック信号 CKN −・・−−−−−一   監視用クロック信号
である。 第 図 NTI 本発明の実施例回路ブロック図(1) 第2図 クロック信号及び監視用クロック信号正常状態本発明の
実施例タイムチャート(1) 第 図(その1) クロック信号断発生時 監視用クロック信号断発生時 本発明の実施例タイムチャート(1) 第 図(その2) NTI 第 図 本発明の実施例タイムチャート(2) 第 図 CNTA 従来技術の回路ブロフク図 第 図 クロブク信号CKA断時 クロブク信号CKB断時 従来技術のタイムチャート 第 図 (その2)

Claims (1)

  1. 【特許請求の範囲】 m個(m≧2)のクロック信号(CK1〜CKM)の断
    を監視するクロック断監視回路において、前記m個のク
    ロック信号の中で最短周期をもつクロック信号(CKM
    )の周期よりも短い周期をもつ監視用クロック信号(C
    KN)を発生する監視用クロック信号発生回路(2)と
    、 前記m個のクロック信号(CK1〜CKM)及び前記監
    視用クロック信号(CKN)の各々に対応するm+1個
    の計数回路(1_−_1〜1_−_N)を設け、かつ、 前記m個のクロック信号(CK1〜CKM)に対応する
    m個の計数回路(1_−_1〜1_−_M)はそれぞれ
    対応する自クロック信号(CK1〜CKM)によりリセ
    ットされ、かつ、それぞれ自クロック信号(CK1〜C
    KM)に次いで周期の長い他クロック信号(CK2〜C
    KM)または監視用クロック信号(CKN)を計数して
    計数値が予め設定された数値に達した場合にクロック断
    警報を出力し、前記監視用クロック信号(CKN)に対
    応する計数回路(1_−_N)は該監視用クロック信号
    (CKN)によりリセットされ、かつ、前記最短周期を
    もつクロック信号(CKM)を計数して計数値が予め設
    定された数値に達した場合にクロック断警報を出力する
    如く構成したことを特徴とするクロック断監視回路。
JP25251490A 1990-09-20 1990-09-20 クロック断監視回路 Pending JPH04130508A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25251490A JPH04130508A (ja) 1990-09-20 1990-09-20 クロック断監視回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25251490A JPH04130508A (ja) 1990-09-20 1990-09-20 クロック断監視回路

Publications (1)

Publication Number Publication Date
JPH04130508A true JPH04130508A (ja) 1992-05-01

Family

ID=17238431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25251490A Pending JPH04130508A (ja) 1990-09-20 1990-09-20 クロック断監視回路

Country Status (1)

Country Link
JP (1) JPH04130508A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999059051A1 (fr) * 1998-05-13 1999-11-18 Mitsubishi Denki Kabushiki Kaisha Dispositif et appareil pour detecter une defaillance d'horloge

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999059051A1 (fr) * 1998-05-13 1999-11-18 Mitsubishi Denki Kabushiki Kaisha Dispositif et appareil pour detecter une defaillance d'horloge
US6333646B1 (en) 1998-05-13 2001-12-25 Mitsubishi Denki Kabushiki Kaisha Abnormal clock detector and abnormal clock detecting apparatus

Similar Documents

Publication Publication Date Title
KR950035370A (ko) 모니터의 전원 제어회로
JPH04130508A (ja) クロック断監視回路
JP6026980B2 (ja) パルス信号に対する遮断周波数検出装置及びその方法
GB1352544A (en) Digital clocks
JP2010213224A (ja) ジッタ検出回路およびジッタ検出方法
JP3282195B2 (ja) 交流電源装置の位相差検出回路
JPH05143480A (ja) 通信装置のための監視回路
JPS60144040A (ja) 誤り計数装置
JPS63215139A (ja) 平衡複流相互接続回線における信号障害検出方式
JP2531446B2 (ja) クロック監視回路
JP5121140B2 (ja) パリティ信号生成装置
RU2738963C1 (ru) Асинхронное входное устройство
JP2949945B2 (ja) 伝送路切替回路
JP2000209076A (ja) ノイズ検出回路
JP2581024B2 (ja) クロック異常検出回路
KR200334102Y1 (ko) 쉬프트레지스터를이용한클럭감시회로
JPH0365015A (ja) 入力電圧異常検出回路
KR970002944B1 (ko) 클록 장애 검출 장치
JPH02242497A (ja) レベルアラーム検出装置
SU1182668A1 (ru) Делитель частоты следовани импульсов
KR100456109B1 (ko) 전송장치에서의 클럭손실 검출회로
JP2605894B2 (ja) トリガ信号発生器
JPS60169222A (ja) 誤り計数回路
SU617845A1 (ru) Устройство контрол двоичного счетчика
JPS6012822B2 (ja) 集中監視装置