JPH04129226A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH04129226A JPH04129226A JP25059390A JP25059390A JPH04129226A JP H04129226 A JPH04129226 A JP H04129226A JP 25059390 A JP25059390 A JP 25059390A JP 25059390 A JP25059390 A JP 25059390A JP H04129226 A JPH04129226 A JP H04129226A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- film
- layer
- lift
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 37
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 16
- 239000012535 impurity Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims description 25
- 239000002344 surface layer Substances 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 9
- 239000012808 vapor phase Substances 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 abstract description 5
- 238000011109 contamination Methods 0.000 abstract description 3
- 238000001465 metallisation Methods 0.000 abstract 1
- 238000001039 wet etching Methods 0.000 abstract 1
- 239000010931 gold Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- MVPPADPHJFYWMZ-UHFFFAOYSA-N chlorobenzene Chemical compound ClC1=CC=CC=C1 MVPPADPHJFYWMZ-UHFFFAOYSA-N 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にリフトオフ
法による半導体装置の金属配線の製造方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] The present invention relates to a method of manufacturing a semiconductor device, and particularly to a method of manufacturing metal wiring of a semiconductor device by a lift-off method.
従来のりフトオフ法による半導体装置の金属配線の形成
方法を、第２図および第３図（ａ）。FIGS. 2 and 3(a) show a method of forming metal interconnects in a semiconductor device using the conventional lift-off method.
（ｂ）に示す断面図を用いて説明する。This will be explained using the cross-sectional view shown in (b).
リフトオフ法に用いるマスクのパターンは、金属配線の
パターンの反転パターンとなっており、マスクパターン
の側面の形状は、上端部がひさし状に形成されているこ
とが必要である。また、金属配線の膜厚が厚い場合には
、このマスクの膜厚も厚くなければならない。The mask pattern used in the lift-off method is an inverted pattern of the metal wiring pattern, and the side surfaces of the mask pattern need to have an eave shape at the upper end. Furthermore, if the metal wiring is thick, the mask must also be thick.
フォトレジスト膜をリフトオフのマスクに用いる場合、
まず、例えば化合物半導体からなる半導体基板１上全面
にフォトレジスト膜７を塗布形成し、所望のパターンを
得るための露光を行なった後、クロロベンゼンに浸し、
フォトレジスト膜７の表面に現像不感層７ａを形成する
。続いて、現像処理を施すことにより、第２図に示すよ
うに、現像不感層７ａの部分がひさし形状となる。これ
により、フォトレジスト膜７．現像不感層７ａからなる
リフトオフのマスクパターンが形成される。この状態で
表面に例えば金（Ａｕ）からなる金属膜５を堆積した後
、フォトレジスト膜７．現像不感層７ａを除去すること
により、金属膜５からなる金属配線が形成される。When using a photoresist film as a lift-off mask,
First, a photoresist film 7 is coated on the entire surface of a semiconductor substrate 1 made of, for example, a compound semiconductor, exposed to light to obtain a desired pattern, and then immersed in chlorobenzene.
A development insensitive layer 7a is formed on the surface of the photoresist film 7. Subsequently, by performing a development process, the development insensitive layer 7a becomes eaves-shaped as shown in FIG. As a result, the photoresist film 7. A lift-off mask pattern consisting of the development insensitive layer 7a is formed. After depositing a metal film 5 made of, for example, gold (Au) on the surface in this state, a photoresist film 7. By removing the development insensitive layer 7a, a metal wiring made of the metal film 5 is formed.
積層膜によりマスクを形成し、マスクの膜厚を厚くする
例を第３図（ａ）、（ｂ）に示す。FIGS. 3(a) and 3(b) show an example in which a mask is formed from a laminated film and the thickness of the mask is increased.
第３図（ａ）では、半導体基板１上に形成されたフォト
レジスト膜８．アルミニウム膜９．フォトレジスト膜１
０からなる積層膜を所望のパターンにエツチング形成し
、リフトオフのマスクが構成される。この場合、フォト
レジスト膜１０がひさし形状を成す、この状態で金属膜
５を堆積し、更に、積層膜をエツチング除去することに
より、金属配線が形成される。In FIG. 3(a), a photoresist film 8. is formed on a semiconductor substrate 1. Aluminum film9. Photoresist film 1
A stacked film consisting of 0 is etched into a desired pattern to form a lift-off mask. In this case, metal wiring is formed by depositing the metal film 5 in this state in which the photoresist film 10 forms an eaves shape, and then removing the laminated film by etching.
第３図（ｂ）では、半導体基板１上に形成されたアルミ
ナ（Ａ ｌ ２０ｓ ）膜１１．アルミニウム膜１２か
らなる２層の積層膜を所望のパターンにエツチング形成
し、リフトオフのマスクが構成される。この場合、アル
ミニウム膜１２がひさし形状を成す、この状態で金属膜
５を堆積し、更に、積層膜をエツチング除去することに
より、金属配線が形成される。In FIG. 3(b), an alumina (Al 20s ) film 11 formed on a semiconductor substrate 1. A two-layer laminated film made of aluminum film 12 is etched into a desired pattern to form a lift-off mask. In this case, metal wiring is formed by depositing the metal film 5 in this state in which the aluminum film 12 forms an eaves shape, and then removing the laminated film by etching.
上述した従来の半導体装置の製造方法では、リフトオフ
のマスクとしてフォトレジスト膜を用いたり、金属膜、
フォトレジスト膜等からなる積層膜を用いてい゛る。In the conventional semiconductor device manufacturing method described above, a photoresist film is used as a lift-off mask, a metal film,
A laminated film consisting of a photoresist film or the like is used.
このため、マスクの構成要素に例えばフォトレジスト膜
が含まれている場合、金属膜の堆積の際の半導体基板の
温度の上限が制約される。For this reason, if the mask components include, for example, a photoresist film, the upper limit of the temperature of the semiconductor substrate during deposition of the metal film is restricted.
また、金属膜の堆積の前処理として、マスクが形成され
た半導体基板の洗浄が行なわれるが、フォトレジスト膜
やアルミニウム膜がマスクの構成要素となっている場合
、洗浄槽の汚染、マスクの構成要素のエツチングによる
マスクのパターンの寸法精度の劣化が生じるという欠点
がある。In addition, as a pretreatment for metal film deposition, the semiconductor substrate on which the mask is formed is cleaned, but if a photoresist film or aluminum film is a component of the mask, contamination of the cleaning tank and mask structure may occur. A disadvantage is that the dimensional accuracy of the mask pattern is degraded due to etching of the elements.
また、積層膜によりマスクを構成する場合、製造工程数
が増大するという難点がある。Furthermore, when a mask is constructed using a laminated film, there is a problem in that the number of manufacturing steps increases.
本発明の半導体装置の製造方法は、
金属配線をリフトオフ法により形成する半導体装置の製
造方法において、 ゛半導体基板上に、表面層
と表面層より不純物濃度の高い下部層との２層構造から
なる気相成長膜を形成する工程と、
金属配線のパターンの反転パターンを有するフォトレジ
スト膜を彫成し、フォトレジスト膜をマスクにして気相
成長膜を等方性エツチングする工程と、
フォトレジスト膜を除去する工程と、
金属膜を堆積し、気相成長膜を除去する工程とを有して
いる。The method for manufacturing a semiconductor device of the present invention includes forming metal wiring by a lift-off method, which comprises: ``A two-layer structure on a semiconductor substrate, including a surface layer and a lower layer having a higher impurity concentration than the surface layer. a step of forming a vapor phase grown film; a step of carving a photoresist film having an inverted pattern of a metal wiring pattern; and isotropically etching the vapor grown film using the photoresist film as a mask; and a step of depositing a metal film and removing the vapor-grown film.
次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第１図（ａ）〜（ｄ）は、本発明の一実施例を説明する
ための工程順の断面図である。FIGS. 1(a) to 1(d) are cross-sectional views in order of steps for explaining one embodiment of the present invention.
まず、第１図（ａ）に示すように、化合物半導体からな
る半導体基板１上に、リフトオフのマスクとなるマスク
層を形成する。次に、フォトレジスト膜を塗布２露光、
現像することにより、金属配線のパターンの反転パター
ンを有するフォトレジスト膜４を形成する。First, as shown in FIG. 1(a), a mask layer serving as a lift-off mask is formed on a semiconductor substrate 1 made of a compound semiconductor. Next, apply a photoresist film and expose it twice.
By developing, a photoresist film 4 having an inverted pattern of the metal wiring pattern is formed.
上記のマスク層は不純物を含むシリコン酸化膜であり、
不純物濃度の高いマスク下部層２と僅かに不純物を含ん
だマスク表面層３の２層構造膜である。この２層構造膜
は、例えば−船釣な複数のガスインジエ゛クタ一部を有
する常圧ＣＶＤ装置により、形成することができる。ま
たこれは、枚葉式の複数個のチャンバーを有するプラズ
マＣＶＤ装置によっても形成することが可能である。The above mask layer is a silicon oxide film containing impurities,
The film has a two-layer structure including a mask lower layer 2 with a high impurity concentration and a mask surface layer 3 slightly containing impurities. This two-layer structure film can be formed, for example, by an atmospheric pressure CVD apparatus equipped with a plurality of gas injector parts. Further, this can also be formed using a plasma CVD apparatus having a plurality of single-wafer type chambers.
次に、第１図（ｂ）に示すように、フォトレジスト膜４
をエツチング用のマスクとし、マスク下部層２．マスク
表面層３から成る２層構造膜に対して等方性のエツチン
グを行なう、マスク表面層３のエツチングが終了しマス
ク下部層２のエツチングが開始されると、マスク下部層
２の不純物濃度はマスク表面層３のそれより高いため、
マスク下部層２のエツチング速度はマスク表面層３のエ
ツチング速度より速くなる。このエツチング速度の差に
より、マスク表面層３によるひさし形状が形成される。Next, as shown in FIG. 1(b), the photoresist film 4
is used as an etching mask, and the mask lower layer 2. Isotropic etching is performed on the two-layer structure film consisting of the mask surface layer 3. When the etching of the mask surface layer 3 is completed and the etching of the mask lower layer 2 is started, the impurity concentration of the mask lower layer 2 is Because it is higher than that of mask surface layer 3,
The etching rate of the mask lower layer 2 is faster than the etching rate of the mask surface layer 3. Due to this difference in etching speed, an eaves shape is formed by the mask surface layer 3.
また、このエツチング速度の差により、このエツチング
が完了した時点でのマスク表面層３のパターンの寸法精
度は良い。金属配線の寸法精度は、リフトオフのマスク
におけるひさし形状の寸法精度に支配される。Furthermore, due to this difference in etching speed, the dimensional accuracy of the pattern of the mask surface layer 3 is good at the time when this etching is completed. The dimensional accuracy of the metal wiring is governed by the dimensional accuracy of the canopy shape in the lift-off mask.
続いて、第１図（Ｃ）に示すように、フォトレジスト膜
４を除去し、金（Ａｕ）からなる金属膜５を堆積する。Subsequently, as shown in FIG. 1C, the photoresist film 4 is removed and a metal film 5 made of gold (Au) is deposited.
このとき、金属膜５はマスク表面層３によるひさし形状
の部分で段切れする。At this time, the metal film 5 is cut off at the eave-shaped portion formed by the mask surface layer 3.
最後に、弗酸系のウェットエツチングにより、マスク下
部層２．マスク表面層３から成る２層構造膜を除去する
。これにより、金属膜５からなる金属配線６が形成され
る。Finally, the mask lower layer 2. The two-layer structure film consisting of the mask surface layer 3 is removed. As a result, metal wiring 6 made of metal film 5 is formed.
本実施例では、半導体基板として化合物半導体を用いた
が、シリコン基板などの他の半導体基板でもよい。シリ
コン基板を用いる場合、所望の素子、絶縁膜、コンタク
トホールが形成されたシリコン基板に対して上述の製造
方法が適用される。In this embodiment, a compound semiconductor is used as the semiconductor substrate, but other semiconductor substrates such as a silicon substrate may be used. When using a silicon substrate, the above-described manufacturing method is applied to the silicon substrate on which desired elements, insulating films, and contact holes are formed.
この場合、シリコン基板と金属配線との間に介在する絶
縁膜は、熱酸化によるシリコン酸化膜、常圧ＣＶＤによ
るシリコン窒化膜などが好ましく、更に、この絶縁膜の
上に形成されるマスク下部層、マスク表面層から成る２
層構造膜は、プラズマＣＶＤによる絶縁膜であることが
好ましい、このような組み合せであるならば、２層構造
膜によるマスクパターン形成、２層構造膜の除去の際の
エツチングにおいて、下の絶縁膜のエツチング量は微量
となるからである。In this case, the insulating film interposed between the silicon substrate and the metal wiring is preferably a silicon oxide film formed by thermal oxidation or a silicon nitride film formed by atmospheric pressure CVD. , consisting of the mask surface layer 2
It is preferable that the layered structure film is an insulating film formed by plasma CVD. If such a combination is used, the underlying insulating film is This is because the amount of etching is very small.
ｔ タ、２層構造の気相成長膜としてシリコン酸化膜を
用いたが、シリコン窒化膜等の他の絶縁膜、あるいは多
結晶シリコン膜などでもよく、シリコン酸化膜に限定さ
れるものではない。Although a silicon oxide film is used as the two-layered vapor-phase growth film, other insulating films such as a silicon nitride film, or polycrystalline silicon films may be used, and the present invention is not limited to the silicon oxide film.
また、金属配線として金（Ａｕ ）を用いたが、これに
限定されるものではない。Further, although gold (Au) is used as the metal wiring, it is not limited to this.
以上説明したように本発明は、リフトオフのマスクに不
純物を含む気相成長膜を用い、なおかつこの気相成長膜
を、不純物濃度の高いマスク下部層２と僅かに不純物を
含んだマスク表面層３の２層構造膜として形成する。As explained above, the present invention uses a vapor-phase grown film containing impurities as a lift-off mask, and furthermore, combines this vapor-grown film into a mask lower layer 2 having a high impurity concentration and a mask surface layer 3 containing a slight impurity. It is formed as a two-layer structure film.
その結果、以下の利点が生じる。As a result, the following advantages arise.
まず第１に、リフトオフのマスクが気相成長膜から形成
されているため、金属配線用の金属膜の堆積の際の半導
体基板に対する温度の制限が緩和される。First of all, since the lift-off mask is formed from a vapor-phase growth film, temperature restrictions on the semiconductor substrate during deposition of a metal film for metal wiring are relaxed.
第２に、金属膜の堆積の前処理として行なわれる洗浄工
程において、リフトオフのマスクを構成する気相成長膜
が絶縁膜もしくは多結晶シリコン膜から形成されている
ため、洗浄槽の汚染が回避でき、また、リフトオフのマ
スクの構成材料の洗浄によるエツチングは起らず、この
ためリフトオフのマスクのパターンの寸法精度の劣化も
発生しない。Second, in the cleaning process that is performed as a pretreatment for metal film deposition, contamination of the cleaning tank can be avoided because the vapor growth film that makes up the lift-off mask is made of an insulating film or polycrystalline silicon film. Further, the constituent materials of the lift-off mask are not etched by cleaning, and therefore the dimensional accuracy of the pattern of the lift-off mask does not deteriorate.
第３に、本発明によるリフトオフのマスクの製造方法は
単一の装置内で単に形成条件の変更のみで形成すること
から、所要膜厚に対する制約はなく、従来みられた積層
膜の形成の際の製造工程数に比べ、工程数が削減できる
。Third, since the lift-off mask manufacturing method according to the present invention is formed in a single device by simply changing the forming conditions, there is no restriction on the required film thickness, and there is no restriction on the required film thickness. The number of manufacturing steps can be reduced compared to the number of manufacturing steps for .
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順断面図、第２図および第３図（ａ）、（ｂ）
は従来の半導体装置の製造方法を説明するための断面図
である。
１・・・半導体基板、２・・・マスク下部層、３・・・
マスク表面層、４，７，８．１０・・・フォトレジスト
膜、５・・・金属膜、６・・・金属配線、７ａ・・・現
像不感層、９，１２・・・アルミニウム膜、１１・・・
アルミナ膜。FIGS. 1(a) to (d) are cross-sectional views in order of steps for explaining one embodiment of the present invention, FIGS. 2 and 3(a), (b)
1 is a cross-sectional view for explaining a conventional method of manufacturing a semiconductor device. DESCRIPTION OF SYMBOLS 1... Semiconductor substrate, 2... Mask lower layer, 3...
Mask surface layer, 4, 7, 8. 10... Photoresist film, 5... Metal film, 6... Metal wiring, 7a... Development insensitive layer, 9, 12... Aluminum film, 11 ...
Alumina membrane.
Claims (1)
造方法において、 半導体基板上に、表面層と前記表面層より不純物濃度の
高い下部層との２層構造からなる気相成長膜を形成する
工程と、 前記金属配線のパターンの反転パターンを有するフォト
レジスト膜を形成し、前記フォトレジスト膜をマスクに
して前記気相成長膜を等方性エッチングする工程と、 前記フォトレジスト膜を除去する工程と、 金属膜を堆積し、前記気相成長膜を除去する工程と、 を有することを特徴とする半導体装置の製造方法。[Scope of Claim] A method for manufacturing a semiconductor device in which metal wiring is formed by a lift-off method, comprising: a vapor-phase grown film having a two-layer structure of a surface layer and a lower layer having a higher impurity concentration than the surface layer, formed on a semiconductor substrate; forming a photoresist film having an inverted pattern of the metal wiring pattern, and isotropically etching the vapor growth film using the photoresist film as a mask; A method for manufacturing a semiconductor device, comprising: a step of removing the metal film; and a step of depositing a metal film and removing the vapor-grown film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25059390A JPH04129226A (en) | 1990-09-20 | 1990-09-20 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25059390A JPH04129226A (en) | 1990-09-20 | 1990-09-20 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04129226A true JPH04129226A (en) | 1992-04-30 |
Family
ID=17210199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25059390A Pending JPH04129226A (en) | 1990-09-20 | 1990-09-20 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04129226A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5466640A (en) * | 1994-02-15 | 1995-11-14 | Hyundai Electronics Industries Co., Ltd. | Method for forming a metal wire of a semiconductor device |
| JP2010040616A (en) * | 2008-08-01 | 2010-02-18 | Opnext Japan Inc | Method for forming electrode and semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5681955A (en) * | 1979-12-08 | 1981-07-04 | Toshiba Corp | Manufacture of semiconductor integrated circuit |
| JPS56161656A (en) * | 1980-05-16 | 1981-12-12 | Nec Kyushu Ltd | Manufacture of semiconductor device |
-
1990
- 1990-09-20 JP JP25059390A patent/JPH04129226A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5681955A (en) * | 1979-12-08 | 1981-07-04 | Toshiba Corp | Manufacture of semiconductor integrated circuit |
| JPS56161656A (en) * | 1980-05-16 | 1981-12-12 | Nec Kyushu Ltd | Manufacture of semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5466640A (en) * | 1994-02-15 | 1995-11-14 | Hyundai Electronics Industries Co., Ltd. | Method for forming a metal wire of a semiconductor device |
| JP2010040616A (en) * | 2008-08-01 | 2010-02-18 | Opnext Japan Inc | Method for forming electrode and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6297171B1 (en) | Semiconductor processing method of promoting photoresist adhesion to an outer substrate layer predominately comprising silicon nitride | |
| US4387145A (en) | Lift-off shadow mask | |
| JPH04129226A (en) | Manufacture of semiconductor device | |
| JPS59141222A (en) | Manufacture of semiconductor device | |
| JP3348564B2 (en) | Method for manufacturing dielectric capacitor | |
| JPH02199825A (en) | Manufacture of electrode | |
| JPS6249735B2 (en) | ||
| JPH0222844A (en) | Semiconductor integrated circuit | |
| JPH08339971A (en) | Manufacture of electronic part | |
| JPH04356944A (en) | Semiconductor device and its manufacture | |
| JPS6297354A (en) | Manufacture of semiconductor device | |
| JPS63257249A (en) | Manufacture of semiconductor device | |
| JPH03181134A (en) | Formation of multi-layer wiring | |
| JPH0622230B2 (en) | Method for manufacturing semiconductor device | |
| JP2001291718A (en) | Semiconductor device and its manufacturing method | |
| JPS63219141A (en) | Formation of multilayer interconnection of semiconductor element | |
| JPH05190682A (en) | Semiconductor device | |
| JPH04133426A (en) | Manufacture of semiconductor device | |
| JP2001291769A (en) | Semiconductor device and its manufacturing method | |
| JPS6239810B2 (en) | ||
| JPH0399437A (en) | Formation of interlayer insulating film | |
| JPS62210645A (en) | Manufacture of semiconductor device | |
| JPS5963746A (en) | Semiconductor device having multi-layer wiring | |
| JPS6027144A (en) | Manufacture of semiconductor device | |
| JPS61216344A (en) | Manufacture of semiconductor device |