JP2975496B2 - Method of forming element isolation structure - Google Patents

Method of forming element isolation structure

Info

Publication number
JP2975496B2
JP2975496B2 JP5064273A JP6427393A JP2975496B2 JP 2975496 B2 JP2975496 B2 JP 2975496B2 JP 5064273 A JP5064273 A JP 5064273A JP 6427393 A JP6427393 A JP 6427393A JP 2975496 B2 JP2975496 B2 JP 2975496B2
Authority
JP
Japan
Prior art keywords
film
polysilicon film
forming
oxide film
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5064273A
Other languages
Japanese (ja)
Other versions
JPH06275610A (en
Inventor
智史 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP5064273A priority Critical patent/JP2975496B2/en
Publication of JPH06275610A publication Critical patent/JPH06275610A/en
Application granted granted Critical
Publication of JP2975496B2 publication Critical patent/JP2975496B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、半導体基板の表面に選
択的にフィールド酸化膜を成長させることによって素子
形成領域を分離するための、素子分離構造の形成方法に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming an element isolation structure for isolating an element formation region by selectively growing a field oxide film on a surface of a semiconductor substrate.

【0002】[0002]

【従来の技術】半導体基板上に形成される複数個の素子
を電気的に分離するために、従来から、LOCOS(Lo
cal Oxidation of Silicon)法が広く用いられている。
LOCOS法では、半導体基板上にパッド酸化膜が形成
され、このパッド酸化膜の上に、素子形成領域を被覆す
る窒化膜がパターン形成される。そして、この窒化膜を
マスクとした熱酸化処理によって、素子形成領域のまわ
りにフィールド酸化膜が成長し、このフィールド酸化膜
によって素子形成領域間の分離が達成される。
2. Description of the Related Art In order to electrically isolate a plurality of elements formed on a semiconductor substrate, a LOCOS (Loss) has conventionally been used.
cal Oxidation of Silicon) method is widely used.
In the LOCOS method, a pad oxide film is formed on a semiconductor substrate, and a nitride film covering an element formation region is pattern-formed on the pad oxide film. Then, a field oxide film is grown around the element formation region by the thermal oxidation treatment using the nitride film as a mask, and the field oxide film achieves isolation between the element formation regions.

【0003】しかし、LOCOS法では、フィールド酸
化膜の縁部のバーズビークが素子形成領域内に長く延び
て形成され、そのため、実質的な素子形成領域の面積が
小さくなるという欠点があった。この問題を解決した典
型的な先行技術はLOPOS法と呼ばれ、図3および図
4に示されている。まず、図3(a) に示すようにシリコ
ン基板1の表面にパッド酸化膜2が形成される。そし
て、図3(b) に示すように、パッド酸化膜2上にポリシ
リコン膜3が形成される。このポリシリコン膜3の膜厚
は、たとえば1200Åとされる。ポリシリコン膜3上
には、図3(c) に示すように、窒化シリコン(Si3
4 )膜4が形成される。この窒化シリコン膜4上には、
素子形成領域8の上方の領域にレジスト9がパターン形
成される。
However, the LOCOS method has a drawback that the bird's beak at the edge of the field oxide film is formed to extend long in the element formation region, and therefore, the substantial area of the element formation region is reduced. A typical prior art solution to this problem is called the LOPOS method, and is shown in FIGS. First, a pad oxide film 2 is formed on the surface of a silicon substrate 1 as shown in FIG. Then, as shown in FIG. 3B, a polysilicon film 3 is formed on the pad oxide film 2. Polysilicon film 3 has a thickness of, for example, 1200 °. On the polysilicon film 3, as shown in FIG. 3C, silicon nitride (Si 3 N
4 ) The film 4 is formed. On this silicon nitride film 4,
A resist 9 is patterned in a region above the element forming region 8.

【0004】次に、図4(d) に示すように、レジスト9
をマスクとした異方性エッチングが行われる。これによ
り、素子形成領域8上にシリコン窒化膜4が残るよう
に、このシリコン窒化膜4がパターニングされる。この
とき同時に、ポリシリコン膜3は、最初の膜厚の半分程
度の膜厚(たとえば600Å)となるまでエッチングさ
れる。
[0004] Next, as shown in FIG.
Is used as a mask to perform anisotropic etching. Thereby, the silicon nitride film 4 is patterned so that the silicon nitride film 4 remains on the element formation region 8. At this time, the polysilicon film 3 is simultaneously etched until the film thickness becomes about half the initial film thickness (for example, 600 °).

【0005】次に、シリコン窒化膜4をマスクとして酸
化処理を施すと、図4(e) に示すように、シリコン窒化
膜4で被覆されていない領域にフィールド酸化膜5が成
長する。このとき、シリコン窒化膜4の直下のポリシリ
コン膜3には酸素はあまり速やかには浸透しないので、
バーズビーク7は素子形成領域8内にあまり長く延びる
ことはない。
Next, when an oxidation process is performed using the silicon nitride film 4 as a mask, a field oxide film 5 grows in a region not covered with the silicon nitride film 4, as shown in FIG. At this time, oxygen does not permeate the polysilicon film 3 immediately below the silicon nitride film 4 very quickly.
The bird's beak 7 does not extend too long into the element forming region 8.

【0006】最後に、図4(f) に示すように、シリコン
窒化膜4、ポリシリコン膜3およびパッド酸化膜2が除
去され、フィールド酸化膜5によって分離された素子形
成領域8が得られる。このようにして、バーズビーク7
の短いフィールド酸化膜5を形成できるから、広い素子
形成領域8を得ることができる。
[0006] Finally, as shown in FIG. 4 (f), the silicon nitride film 4, the polysilicon film 3 and the pad oxide film 2 are removed, and an element formation region 8 separated by the field oxide film 5 is obtained. In this way, bird's beak 7
Since the field oxide film 5 having a short length can be formed, a wide element formation region 8 can be obtained.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上述の
先行技術では、シリコン窒化膜4とともにポリシリコン
膜3をエッチングする図4(d) の工程において、エッチ
ング装置内のプラズマの不均一性などに起因して、ポリ
シリコン膜3の残膜3aの膜厚には、ウエハ面内でばら
つきが生じる。そのため、バーズビーク7の長さには、
ウエハ面内でばらつきが生じる。すなわち、残膜3aが
厚い箇所ではバーズビーク7は短くなり、残膜3aが薄
い箇所ではバーズビーク7は長くなる。その結果、素子
形成領域8の面積がウエハ面内で不均一になるという問
題があった。
However, in the above-mentioned prior art, the process of etching the polysilicon film 3 together with the silicon nitride film 4 in the step of FIG. As a result, the thickness of the remaining film 3a of the polysilicon film 3 varies within the wafer surface. Therefore, the length of Bird's Beak 7
Variations occur in the wafer plane. That is, the bird's beak 7 becomes short in a place where the residual film 3a is thick, and becomes long in a place where the residual film 3a is thin. As a result, there is a problem that the area of the element forming region 8 becomes non-uniform in the wafer plane.

【0008】この問題を解決するために、ウエハ面内に
おけるエッチングレートの均一性を向上することが考え
られる。しかし、そのためには、エッチング装置内のプ
ラズマの均一性を向上したりウエハの温度の面内均一性
を向上したりするなどの根本的な対策が必要である。そ
のため、生産コストの大幅な増加が避けられず、実用的
ではない。
[0008] In order to solve this problem, it is conceivable to improve the uniformity of the etching rate in the wafer plane. However, for that purpose, fundamental measures such as improving the uniformity of plasma in the etching apparatus and improving the in-plane uniformity of the temperature of the wafer are required. Therefore, a significant increase in production cost is unavoidable and is not practical.

【0009】そこで、本発明の目的は、上述の技術的課
題を解決し、バーズビークの長さを高精度で制御して、
高い寸法精度で素子形成領域を分離することができる素
子分離構造の形成方法を提供することである。
Therefore, an object of the present invention is to solve the above-mentioned technical problems and control the length of a bird's beak with high accuracy.
An object of the present invention is to provide a method for forming an element isolation structure capable of separating an element formation region with high dimensional accuracy.

【0010】[0010]

【課題を解決するための手段および作用】上記の目的を
達成するための本発明の素子分離構造の形成方法は、半
導体基板上に第1ポリシリコン膜を形成する工程と、第
1ポリシリコン膜の上にエッチングストッパ層を形成す
る工程と、エッチングストッパ層の上に第2ポリシリコ
ン膜を形成する工程と、第2ポリシリコン膜の上に耐酸
化性膜を形成する工程と、所定領域に耐酸化性膜を残す
ように、この耐酸化性膜および上記第2ポリシリコン膜
を上記エッチングストッパ層が露出するまで選択的にエ
ッチングし、上記耐酸化性膜と上記エッチングストッパ
層との間に上記第2ポリシリコン膜を残した状態でエッ
チングを停止する工程と、上記耐酸化性膜をマスクとし
た選択的な酸化により、耐酸化性膜が形成されている領
域以外の領域にフィールド酸化膜を成長させる工程とを
含むことを特徴とする。
According to the present invention, there is provided a method for forming an element isolation structure, comprising the steps of: forming a first polysilicon film on a semiconductor substrate; Forming a second polysilicon film on the etching stopper layer; forming an oxidation-resistant film on the second polysilicon film; The oxidation-resistant film and the second polysilicon film are selectively etched until the etching stopper layer is exposed so as to leave the oxidation-resistant film.
With the second polysilicon film left between the layers,
Stopping the etching, and growing a field oxide film in a region other than the region where the oxidation-resistant film is formed by selective oxidation using the oxidation-resistant film as a mask. I do.

【0011】なお、上記第1ポリシリコン膜を形成する
工程の前に、上記半導体基板の表面に酸化膜を形成する
工程をさらに含むことが好ましい。この場合には、上記
第1ポリシリコン膜は上記酸化膜の表面に形成されるこ
とになる。上記の方法によれば、耐酸化性膜および第2
ポリシリコン膜を選択的にエッチングする際に、このエ
ッチングはエッチングストッパ層で停止する。そのた
め、エッチングストッパ層の下部の第1ポリシリコン膜
は、半導体基板の各部で均一な膜厚を有することができ
る。その結果、耐酸化性膜をマスクとした選択的酸化に
よってフィールド酸化膜を成長させたときに、このフィ
ールド酸化膜のバーズビークの長さは、高精度で制御さ
れる。したがって、高い寸法精度で素子形成領域を分離
することができる。
Preferably, the method further includes a step of forming an oxide film on the surface of the semiconductor substrate before the step of forming the first polysilicon film. In this case, the first polysilicon film is formed on the surface of the oxide film. According to the above method, the oxidation-resistant film and the second
When selectively etching the polysilicon film, the etching stops at the etching stopper layer. Therefore, the first polysilicon film below the etching stopper layer can have a uniform thickness at each part of the semiconductor substrate. As a result, when the field oxide film is grown by selective oxidation using the oxidation resistant film as a mask, the length of the bird's beak of the field oxide film is controlled with high precision. Therefore, the element formation region can be separated with high dimensional accuracy.

【0012】上記第1ポリシリコン膜、上記エッチング
ストッパ層および上記第2ポリシリコン膜は、請求項3
に記載されているように、同一のCVD装置を用いて連
続的に形成されてもよい。このようにすれば、素子分離
構造の形成工程を簡素化することができる。なお、上記
第1ポリシリコン膜の膜厚は、200Å乃至1000Å
の範囲であることが好ましい。第1ポリシリコン膜の膜
厚が上記の範囲よりも薄いときにはバーズビークが長く
延びて素子形成領域を狭めるおそれがある。また、第1
ポリシリコン膜の膜厚が上記の範囲よりも厚いときに
は、フィールド酸化膜の縁部の立ち上がりが急峻にな
り、半導体基板とフィールド酸化膜の表面との間に明確
な段差が生じるおそれがある。すなわち、バーズビーク
を妥当な形状とするためには、ポリシリコン膜の膜厚を
上記の範囲内の値とすることが好ましい。
[0012] The first polysilicon film, the etching stopper layer and the second polysilicon film may be formed as follows.
, May be formed continuously using the same CVD apparatus. In this case, the step of forming the element isolation structure can be simplified. Note that the first polysilicon film has a thickness of 200 ° to 1000 °.
Is preferably within the range. If the thickness of the first polysilicon film is smaller than the above range, the bird's beak may extend long and narrow the element formation region. Also, the first
When the thickness of the polysilicon film is larger than the above range, the edge of the field oxide film rises steeply, and a clear step may be generated between the semiconductor substrate and the surface of the field oxide film. That is, in order to form the bird's beak into an appropriate shape, the thickness of the polysilicon film is preferably set to a value within the above range.

【0013】同様な理由から、上記第1ポリシリコン膜
の膜厚と上記第2ポリシリコン膜の膜厚との合計は、1
500Å以下であることが好ましい。同様に、エッチン
グストッパ層がシリコン酸化膜で構成されるときには、
バーズビークを妥当な形状とするために、このエッチン
グストッパ層の膜厚を300Å以下とすることが好まし
い。
For the same reason, the sum of the thickness of the first polysilicon film and the thickness of the second polysilicon film is 1
It is preferable that the angle is 500 ° or less. Similarly, when the etching stopper layer is composed of a silicon oxide film,
In order to form a bird's beak in an appropriate shape, it is preferable that the thickness of this etching stopper layer be 300 ° or less.

【0014】[0014]

【実施例】以下では、本発明の実施例を、添付図面を参
照して詳細に説明する。図1および図2は本発明の一実
施例の素子分離構造の形成方法を工程順に示す断面図で
ある。まず、図1(a) に示されているように、シリコン
基板11の表面を950℃の酸化雰囲気中で熱酸化し、
パッド酸化膜としての第1シリコン酸化膜12を形成す
る。この第1シリコン酸化膜12の膜厚は、たとえば、
500Å程度とされる。
Embodiments of the present invention will be described below in detail with reference to the accompanying drawings. 1 and 2 are sectional views showing a method of forming an element isolation structure according to an embodiment of the present invention in the order of steps. First, as shown in FIG. 1A, the surface of the silicon substrate 11 is thermally oxidized in an oxidizing atmosphere at 950 ° C.
A first silicon oxide film 12 as a pad oxide film is formed. The thickness of the first silicon oxide film 12 is, for example,
It is about 500 °.

【0015】次に、図1(b) に示すように、シリコン酸
化膜12の上に、600Å程度の第1ポリシリコン膜1
3が形成され、その上にエッチングストッパ層としての
200Å程度の第2シリコン酸化膜14が形成され、さ
らにその上に、600Å程度の第2ポリシリコン膜15
が形成される。第1ポリシリコン膜13、第2シリコン
酸化膜14および第2ポリシリコン膜15の形成は、減
圧CVD(化学的気相成長)装置を用いて、連続的に行
われる。すなわち、膜形成室内の温度を700℃程度と
し、SiH4 ガスを熱分解して第1のポリシリコン膜1
3を形成する。続いてSiH4 ガスとN2 Oガスとを同
時に膜形成室内に供給し、この混合ガスを熱分解して第
2シリコン酸化膜14を形成する。そして、N2 Oガス
の供給を停止し、第2シリコン酸化膜14上にSiH4
ガスの熱分解によって得られる第2ポリシリコン膜15
を堆積させる。このようにして、ポリシリコン膜−シリ
コン酸化膜−ポリシリコン膜の三層構造の膜が連続的に
形成される。
Next, as shown in FIG. 1B, a first polysilicon film 1 of about 600 ° is formed on the silicon oxide film 12.
3 is formed thereon, a second silicon oxide film 14 of about 200 ° is formed thereon as an etching stopper layer, and a second polysilicon film 15 of about 600 ° is further formed thereon.
Is formed. The formation of the first polysilicon film 13, the second silicon oxide film 14, and the second polysilicon film 15 is continuously performed using a low pressure CVD (chemical vapor deposition) apparatus. That is, the temperature in the film forming chamber is set to about 700 ° C., and the SiH 4 gas is thermally decomposed to form the first polysilicon film 1.
Form 3 Subsequently, the SiH 4 gas and the N 2 O gas are simultaneously supplied into the film forming chamber, and the mixed gas is thermally decomposed to form the second silicon oxide film 14. Then, the supply of the N 2 O gas is stopped, and the SiH 4 gas is deposited on the second silicon oxide film 14.
Second polysilicon film 15 obtained by thermal decomposition of gas
Is deposited. In this manner, a film having a three-layer structure of the polysilicon film, the silicon oxide film, and the polysilicon film is continuously formed.

【0016】次に、図1(c) に示すように、耐酸化性膜
としてのシリコン窒化膜16が、第2ポリシリコン膜1
5上に堆積させられる。シリコン窒化膜16の形成は、
たとえば、減圧CVD装置を用いて行われる。このと
き、膜形成室内の温度は780℃とされ、SiH2 Cl
2 ガスとNH3 ガスとが原料ガスとして膜形成室内に供
給される。そして、これらの原料ガスの熱分解によって
シリコン窒化膜16が形成される。シリコン窒化膜16
の膜厚は、たとえば、3000Å程度とされる。シリコ
ン窒化膜16上には、トランジスタなどの素子を形成す
べき素子形成領域17の直上の領域にレジスト18がパ
ターン形成される。
Next, as shown in FIG. 1C, a silicon nitride film 16 as an oxidation resistant film is formed on the second polysilicon film 1.
5 is deposited. The formation of the silicon nitride film 16
For example, it is performed using a low pressure CVD apparatus. At this time, the temperature in the film forming chamber is set to 780 ° C., and SiH 2 Cl
The two gases and the NH 3 gas are supplied as source gases into the film formation chamber. Then, a silicon nitride film 16 is formed by thermal decomposition of these source gases. Silicon nitride film 16
Is, for example, about 3000 °. On the silicon nitride film 16, a resist 18 is pattern-formed in a region immediately above a device forming region 17 where a device such as a transistor is to be formed.

【0017】次に、図2(d) に示されているように、レ
ジスト18をマスクとした異方性エッチング(たとえば
反応性イオンエッチング法)によって、シリコン窒化膜
16のパターニングが行われる。このとき、レジスト1
8が形成されていない領域の第2ポリシリコン膜15も
同時に除去され、第2シリコン酸化膜14が露出する。
換言すれば、異方性エッチングは、第2シリコン酸化膜
14が露出するまで行われ、この第2シリコン酸化膜1
4によって停止される。このとき、第2ポリシリコン膜
15は、シリコン窒化膜16と第2シリコン酸化膜14
との間に残された状態となっている。
Next, as shown in FIG. 2D, the silicon nitride film 16 is patterned by anisotropic etching (eg, reactive ion etching) using the resist 18 as a mask. At this time, resist 1
The second polysilicon film 15 in the region where 8 is not formed is also removed at the same time, and the second silicon oxide film 14 is exposed.
In other words, the anisotropic etching is performed until the second silicon oxide film 14 is exposed.
4 to stop. At this time, the second polysilicon film
15 is a silicon nitride film 16 and a second silicon oxide film 14
It is in the state left between.

【0018】次いで、レジスト18が除去され、図2
(e) に示されているように、シリコン窒化膜16をマス
クとした選択的な熱酸化処理によって、シリコン窒化膜
16が形成されていない領域にフィールド酸化膜19が
成長させられる。この熱酸化処理は、980℃の酸化雰
囲気中において、フィールド酸化膜19の膜厚が800
0Å程度となるまで行われる。なお、フィールド酸化膜
19を成長させる前に、第2シリコン酸化膜14の露出
部分をフッ酸などを用いてエッチング除去しておいても
よい。
Next, the resist 18 is removed, and FIG.
As shown in (e), the field oxide film 19 is grown in a region where the silicon nitride film 16 is not formed by the selective thermal oxidation using the silicon nitride film 16 as a mask. In this thermal oxidation treatment, the thickness of the field oxide film 19 is 800
The process is performed until the angle becomes about 0 °. Note that, before growing the field oxide film 19, the exposed portion of the second silicon oxide film 14 may be removed by etching using hydrofluoric acid or the like.

【0019】その後は、図2(f) に示されているよう
に、素子形成領域17上の第1シリコン酸化膜12、第
1ポリシリコン膜13、第2シリコン酸化膜14、第2
ポリシリコン膜15およびシリコン窒化膜16が除去さ
れる。このようにして、素子形成領域17がフィールド
酸化膜19によって分離される。以上のように本実施例
では、シリコン窒化膜16とパッド用のシリコン酸化膜
12との間には、シリコン酸化膜14を中間に挟持した
第1および第2ポリシリコン膜13,15が介在されて
いる。そのため、シリコン窒化膜16および第2ポリシ
リコン膜15をエッチングしたときに、このエッチング
はシリコン酸化膜14によって確実に停止する。その結
果、その下部の第1ポリシリコン膜13の膜厚はウエハ
面内で確実に均一化できる。
Thereafter, as shown in FIG. 2 (f), the first silicon oxide film 12, the first polysilicon film 13, the second silicon oxide film 14, the second silicon oxide film
The polysilicon film 15 and the silicon nitride film 16 are removed. In this manner, the element forming region 17 is separated by the field oxide film 19. As described above, in the present embodiment, the first and second polysilicon films 13 and 15 with the silicon oxide film 14 interposed therebetween are interposed between the silicon nitride film 16 and the silicon oxide film 12 for the pad. ing. Therefore, when the silicon nitride film 16 and the second polysilicon film 15 are etched, the etching is reliably stopped by the silicon oxide film 14. As a result, the thickness of the first polysilicon film 13 thereunder can be reliably made uniform within the wafer surface.

【0020】したがって、フィールド酸化膜19のバー
ズビーク20の長さは、ウエハ面内で均一になり、これ
により、素子形成領域17の面積をウエハ面内で均一化
できる。換言すれば、素子形成領域を高い寸法精度で形
成することができる。しかも、エッチングレートの均一
化などは不要であるから、特別なエッチング装置が必要
となることもない。したがって、生産コストが過度に増
大するおそれもない。
Therefore, the length of the bird's beak 20 of the field oxide film 19 becomes uniform in the wafer surface, whereby the area of the element formation region 17 can be made uniform in the wafer surface. In other words, the element formation region can be formed with high dimensional accuracy. In addition, since it is not necessary to make the etching rate uniform, a special etching apparatus is not required. Therefore, there is no possibility that the production cost is excessively increased.

【0021】さらには、第1ポリシリコン膜13、第2
シリコン酸化膜14および第2ポリシリコン膜15は減
圧CVD装置を用いて連続的に形成されるから、生産工
程も簡単である。すなわち、従来のLOPOS法と同じ
工程数で素子分離構造を形成できる。なお、第2シリコ
ン酸化膜14は第1ポリシリコン膜13の表面を熱酸化
して形成してもよい。
Further, the first polysilicon film 13, the second
Since the silicon oxide film 14 and the second polysilicon film 15 are formed continuously using a low pressure CVD apparatus, the production process is also simple. That is, the element isolation structure can be formed in the same number of steps as in the conventional LOPOS method. Note that the second silicon oxide film 14 may be formed by thermally oxidizing the surface of the first polysilicon film 13.

【0022】本発明の実施例の説明は以上のとおりであ
るが、本発明は上記の実施例に限定されるものではな
く、本発明の要旨を変更しない範囲で種々の設計変更を
施すことが可能である。たとえば、上記の実施例では、
エッチングストッパ層としてシリコン酸化膜が用いられ
ているが、シリコン酸化膜以外の膜が適用されてもよ
い。
Although the embodiments of the present invention have been described above, the present invention is not limited to the above embodiments, and various design changes can be made without departing from the spirit of the present invention. It is possible. For example, in the above example,
Although a silicon oxide film is used as the etching stopper layer, a film other than the silicon oxide film may be used.

【0023】また、上記の実施例で示された各膜の膜厚
は一例に過ぎず、各膜の膜厚は必要に応じて適宜設定す
ることができる。ただし、第2シリコン酸化膜14は可
及的に薄く形成することが好ましく、300Å以下の膜
厚とすることが好ましい。第2シリコン酸化膜14を厚
く形成すると、フィールド酸化膜19の上面に形成され
る角部21(図2(f) 参照)が大きく成長するおそれが
あり、大きな段差を生じさせてしまうおそれがある。
The film thickness of each film shown in the above embodiment is merely an example, and the film thickness of each film can be appropriately set as needed. However, the second silicon oxide film 14 is preferably formed as thin as possible, and preferably has a thickness of 300 ° or less. If the second silicon oxide film 14 is formed thick, the corners 21 (see FIG. 2F) formed on the upper surface of the field oxide film 19 may grow large, and a large step may be generated. .

【0024】また、第1ポリシリコン膜13の膜厚は2
00〜1000Åであることが好ましい。この範囲より
も膜厚が薄いときにはバーズビーク20が長く延びて素
子形成領域17を狭めるおそれがあり、上記の範囲より
も膜厚が厚いときには、フィールド酸化膜19の縁部の
立ち上がりが急峻になり、シリコン基板11とフィール
ド酸化膜19の表面との間に明確な段差が生じるおそれ
がある。すなわち、バーズビーク20を妥当な形状とす
るためには、第1ポリシリコン膜13の膜厚を上記の範
囲内の値とすることが好ましい。
The thickness of the first polysilicon film 13 is 2
It is preferable that the angle is 00 to 1000 °. When the film thickness is smaller than this range, the bird's beak 20 may extend long and narrow the element formation region 17, and when the film thickness is larger than the above range, the edge of the field oxide film 19 rises steeply, There is a possibility that a clear step may occur between the silicon substrate 11 and the surface of the field oxide film 19. That is, in order to form the bird's beak 20 into an appropriate shape, the thickness of the first polysilicon film 13 is preferably set to a value within the above range.

【0025】同様な理由で、第1および第2のポリシリ
コン膜13,15の膜厚の合計は、1500Å以下であ
ることが好ましい。
For the same reason, the total thickness of the first and second polysilicon films 13 and 15 is preferably 1500 ° or less.

【0026】[0026]

【発明の効果】以上のように本発明の素子分離構造の形
成方法によれば、耐酸化性膜および第2ポリシリコン膜
を選択的にエッチングした後に残留する第1ポリシリコ
ン膜は、半導体基板の各部で均一な膜厚を有することが
できる。その結果、フィールド酸化膜のバーズビークの
長さを高い精度で制御することができる。これにより、
高い寸法精度で素子形成領域を分離することができる。
As described above, according to the method for forming the element isolation structure of the present invention, the first polysilicon film remaining after selectively etching the oxidation-resistant film and the second polysilicon film is formed on the semiconductor substrate. Can have a uniform film thickness in each part. As a result, the length of the bird's beak of the field oxide film can be controlled with high accuracy. This allows
The element formation region can be separated with high dimensional accuracy.

【0027】さらに、第1ポリシリコン膜、エッチング
ストッパ層および第2ポリシリコン膜を同一のCVD装
置を用いて連続的に形成すれば、比較的簡単な工程で良
好な素子分離構造を形成できる。
Furthermore, if the first polysilicon film, the etching stopper layer, and the second polysilicon film are successively formed by using the same CVD apparatus, a favorable element isolation structure can be formed by a relatively simple process.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例の素子分離構造の形成方法を
工程順に示す断面図である。
FIG. 1 is a cross-sectional view showing a method of forming an element isolation structure according to an embodiment of the present invention in the order of steps.

【図2】図1(c) の工程に続く製造工程を工程順に示す
断面図である。
FIG. 2 is a cross-sectional view showing a manufacturing process following the process of FIG.

【図3】先行技術の方法を工程順に示す断面図である。FIG. 3 is a sectional view showing a prior art method in the order of steps.

【図4】図3(c) の工程に続く工程を工程順に示す断面
図である。
FIG. 4 is a sectional view showing a step that follows the step of FIG. 3C in the order of steps;

【符号の説明】[Explanation of symbols]

11 シリコン基板 12 第1シリコン酸化膜 13 第1ポリシリコン膜 14 第2シリコン酸化膜 15 第2ポリシリコン膜 16 シリコン窒化膜 17 素子形成領域 18 レジスト 19 フィールド酸化膜 20 バーズビーク Reference Signs List 11 silicon substrate 12 first silicon oxide film 13 first polysilicon film 14 second silicon oxide film 15 second polysilicon film 16 silicon nitride film 17 element formation region 18 resist 19 field oxide film 20 bird's beak

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】半導体基板上に第1ポリシリコン膜を形成
する工程と、 第1ポリシリコン膜の上にエッチングストッパ層を形成
する工程と、 エッチングストッパ層の上に第2ポリシリコン膜を形成
する工程と、 第2ポリシリコン膜の上に耐酸化性膜を形成する工程
と、 所定領域に耐酸化性膜を残すように、この耐酸化性膜お
よび上記第2ポリシリコン膜を上記エッチングストッパ
層が露出するまで選択的にエッチングし、上記耐酸化性
膜と上記エッチングストッパ層との間に上記第2ポリシ
リコン膜を残した状態でエッチングを停止する工程と、 上記耐酸化性膜をマスクとした選択的な酸化により、耐
酸化性膜が形成されている領域以外の領域にフィールド
酸化膜を成長させる工程とを含むことを特徴とする素子
分離構造の形成方法。
A step of forming a first polysilicon film on a semiconductor substrate; a step of forming an etching stopper layer on the first polysilicon film; and forming a second polysilicon film on the etching stopper layer. Forming an oxidation-resistant film on the second polysilicon film; and etching the oxidation-resistant film and the second polysilicon film with the etching stopper so as to leave the oxidation-resistant film in a predetermined region. Selectively etch until the layer is exposed .
The second policy between the film and the etching stopper layer.
Stopping the etching while leaving the silicon film, and growing a field oxide film in a region other than the region where the oxidation resistant film is formed by selective oxidation using the oxidation resistant film as a mask. A method for forming an element isolation structure, comprising:
【請求項2】上記第1ポリシリコン膜を形成する工程の
前に、上記半導体基板の表面に酸化膜を形成する工程を
さらに含み、 上記第1ポリシリコン膜は上記酸化膜の表面に形成され
ることを特徴とする請求項1記載の素子分離構造の形成
方法。
2. The method according to claim 1, further comprising: before forming the first polysilicon film, forming an oxide film on a surface of the semiconductor substrate, wherein the first polysilicon film is formed on a surface of the oxide film. 2. The method for forming an element isolation structure according to claim 1, wherein:
【請求項3】上記第1ポリシリコン膜、上記エッチング
ストッパ層および上記第2ポリシリコン膜は、同一のC
VD装置を用いて連続的に形成されることを特徴とする
請求項1または2記載の素子分離構造の形成方法。
3. The semiconductor device according to claim 1, wherein the first polysilicon film, the etching stopper layer, and the second polysilicon film have the same
3. The method according to claim 1, wherein the device isolation structure is formed continuously using a VD apparatus.
【請求項4】上記第1ポリシリコン膜の膜厚は、200
Å乃至1000Åの範囲であることを特徴とする請求項
1乃至3のいずれかに記載の素子分離構造の形成方法。
4. The film thickness of the first polysilicon film is 200
4. The method for forming an element isolation structure according to claim 1, wherein the thickness is in the range of {1000}.
【請求項5】上記第1ポリシリコン膜の膜厚と上記第2
ポリシリコン膜の膜厚との合計が、1500Å以下であ
ることを特徴とする請求項1乃至4のいずれかに記載の
素子分離構造の形成方法。
5. A method according to claim 1, wherein said first polysilicon film has a thickness equal to said second polysilicon film.
5. The method for forming an element isolation structure according to claim 1, wherein a total of the thickness of the polysilicon film and the thickness of the polysilicon film is 1500 ° or less.
【請求項6】上記エッチングストッパ層はシリコン酸化
膜からなり、その膜厚は300Å以下であることを特徴
とする請求項1乃至5のいずれかに記載の素子分離構造
の形成方法。
6. The method according to claim 1, wherein said etching stopper layer is made of a silicon oxide film and has a thickness of 300 ° or less.
JP5064273A 1993-03-23 1993-03-23 Method of forming element isolation structure Expired - Lifetime JP2975496B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5064273A JP2975496B2 (en) 1993-03-23 1993-03-23 Method of forming element isolation structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5064273A JP2975496B2 (en) 1993-03-23 1993-03-23 Method of forming element isolation structure

Publications (2)

Publication Number Publication Date
JPH06275610A JPH06275610A (en) 1994-09-30
JP2975496B2 true JP2975496B2 (en) 1999-11-10

Family

ID=13253449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5064273A Expired - Lifetime JP2975496B2 (en) 1993-03-23 1993-03-23 Method of forming element isolation structure

Country Status (1)

Country Link
JP (1) JP2975496B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0167231B1 (en) * 1994-11-11 1999-02-01 문정환 Isolation method for semiconductor device
KR100245096B1 (en) * 1996-12-31 2000-03-02 김영환 Method of forming an element field oxide film in a semiconductor device

Also Published As

Publication number Publication date
JPH06275610A (en) 1994-09-30

Similar Documents

Publication Publication Date Title
US4333965A (en) Method of making integrated circuits
JPS62291940A (en) Manufacture of semiconductor device
US4363868A (en) Process of producing semiconductor devices by forming a silicon oxynitride layer by a plasma CVD technique which is employed in a selective oxidation process
US5236862A (en) Method of forming oxide isolation
US4292156A (en) Method of manufacturing semiconductor devices
US5422300A (en) Method for forming electrical isolation in an integrated circuit
JP2975496B2 (en) Method of forming element isolation structure
JP3194807B2 (en) Method of forming element isolation structure
JPH06326091A (en) Formation method for field oxide film in semiconductor element
US5747357A (en) Modified poly-buffered isolation
JPH06275605A (en) Formation of element isolation structure
JP2545450B2 (en) Method for manufacturing semiconductor device
JPH079930B2 (en) Method for manufacturing semiconductor device
JPH1154499A (en) Fabrication of semiconductor device
JP2558289B2 (en) Method of forming altered layer
JPS5931215B2 (en) How to form an insulating layer
JPS61210638A (en) Manufacture of semiconductor device
JPH06151418A (en) Manufacturing method of semiconductor device
JPS6184023A (en) Formation of pattern
JPH06167802A (en) Production of phase shift mask
JPS63237568A (en) Manufacture of semiconductor device
JPS6297354A (en) Manufacture of semiconductor device
JPH0350862A (en) Manufacture of semiconductor device
JPH01265536A (en) Formation of element isolating region in semiconductor integrated circuit
JPH04177729A (en) Manufacture of semiconductor element