JPH1154499A - Fabrication of semiconductor device - Google Patents

Fabrication of semiconductor device

Info

Publication number
JPH1154499A
JPH1154499A JP20574397A JP20574397A JPH1154499A JP H1154499 A JPH1154499 A JP H1154499A JP 20574397 A JP20574397 A JP 20574397A JP 20574397 A JP20574397 A JP 20574397A JP H1154499 A JPH1154499 A JP H1154499A
Authority
JP
Japan
Prior art keywords
film
region
oxide film
oxide
window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20574397A
Other languages
Japanese (ja)
Other versions
JP3853916B2 (en
Inventor
Masashi Takahashi
正志 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP20574397A priority Critical patent/JP3853916B2/en
Publication of JPH1154499A publication Critical patent/JPH1154499A/en
Application granted granted Critical
Publication of JP3853916B2 publication Critical patent/JP3853916B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

PROBLEM TO BE SOLVED: To decrease the number of steps for depositing a pad oxide and an anti-oxidation film in the process for forming isolation films, of different shapes by repeating thermal oxidation step a plurality of times only for a first oxide layer thereby forming isolation films of different thickness on the bottom face of first and second oxide layers formed on same pad oxide and anti-oxidation film. SOLUTION: A pad oxide 12 and an anti-oxidation film 13 are deposited sequentially from below on the first and second regions 11a, 11b of a semiconductor substrate 11. A first oxide layer 15a is then formed on the pad oxide 12 and the anti-oxidation film 13 in the first region 11a. Subsequently, an oxide 16 is grown on the bottom face of the first oxide layer 15a by thermal oxidation and a second oxide layer 15b is formed on the pad oxide 12 and the anti- oxidation film 13 in the second region 11b. Thereafter, the oxide 16 on the bottom face of the first oxide layer 15a is grown by thermal oxidation to form a first isolation film 16a and a second isolation film 16b is formed of a new oxide grown on the bottom face of the second oxide layer 15b.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、LOCOS法によ
る素子分離膜の形成を行う半導体装置の製造方法に関す
る。
The present invention relates to a method for manufacturing a semiconductor device in which an element isolation film is formed by a LOCOS method.

【0002】[0002]

【従来の技術】近年、半導体装置の高集積化及び高機能
化にともない、メモリセルのような微細な機能素子が高
い集積度で配置される内部領域では、LOCOS(Loca
l Oxidation of Silicon)法によって形成される素子分
離膜のバズビークを小さくして素子間の間隔を狭くする
必要がある。ところが、電源素子のような高電圧が印加
される周辺素子が配置される周辺領域では、上記素子分
離膜のバーズビークをある程度の大きさに保つことで、
バーズビークによる段差底部での電界の集中によるトラ
ンジスタ特性の劣化やゲート酸化膜質の劣化の発生を防
止する必要がある。
2. Description of the Related Art In recent years, as semiconductor devices have become more highly integrated and highly functional, LOCOS (Loca (Loca) is located in an internal region where fine functional elements such as memory cells are arranged with a high degree of integration.
lOxidation of Silicon) It is necessary to reduce the buzz beak of the element isolation film formed by the method to narrow the interval between the elements. However, in a peripheral area where a peripheral element to which a high voltage is applied such as a power supply element is arranged, by maintaining a bird's beak of the element isolation film to a certain size,
It is necessary to prevent transistor characteristics and gate oxide film quality from deteriorating due to concentration of an electric field at the bottom of the step due to bird's beak.

【0003】そこで、半導体装置の製造工程では、上記
のように異なる形状が要求される内部領域の素子分離膜
と周辺領域の素子分離膜とをそれぞれ別工程で形成して
いる。ここで、上記LOCOS法による素子分離膜を形
成する場合には、以下のような各工程が行われる。すな
わち、半導体基板上にパッド酸化膜及び酸化防止膜を成
膜する工程、リソグラフィーによって形成したレジスト
パターンをマスクにして上記酸化防止膜及びパッド酸化
膜をエッチングして酸化窓を形成する工程、及び熱酸化
法によって半導体基板の表面に素子分離膜となる酸化膜
を成長させる工程である。このため、上述のように機能
回路の高集積化が進んだ半導体装置の製造工程では、例
えば上記手順で周辺領域の素子分離膜を形成した後に、
上記酸化防止膜及びパッド酸化膜を除去する工程を行
い、その後新たに上記手順を繰り返すことで内部領域の
素子分離膜を形成している。
Therefore, in the manufacturing process of the semiconductor device, the element isolation film in the internal region and the element isolation film in the peripheral region where different shapes are required as described above are formed in different processes. Here, when the element isolation film is formed by the LOCOS method, the following steps are performed. A step of forming a pad oxide film and an antioxidant film on a semiconductor substrate; a step of etching the antioxidant film and the pad oxide film using a resist pattern formed by lithography as a mask to form an oxide window; This is a step of growing an oxide film to be an element isolation film on the surface of the semiconductor substrate by an oxidation method. For this reason, in the manufacturing process of a semiconductor device in which functional circuits have been highly integrated as described above, for example, after forming an element isolation film in a peripheral region by the above procedure,
A step of removing the antioxidant film and the pad oxide film is performed, and then the above procedure is repeated to form an element isolation film in the internal region.

【0004】[0004]

【発明が解決しようとする課題】しかし、上記半導体装
置の形成方法では、上述のように内部領域の素子分離領
域と周辺領域の素子分離領域とをそれぞれ完全に別工程
で形成していることから、パッド酸化膜及び酸化防止膜
の成膜工程や熱酸化の工程を2回ずつ行う必要があり、
素子分離領域の形成工程数が多いと言う課題があった。
However, in the above-described method for forming a semiconductor device, the element isolation region in the internal region and the element isolation region in the peripheral region are formed in completely different steps as described above. It is necessary to perform the step of forming the pad oxide film and the antioxidant film and the step of thermal oxidation twice,
There is a problem that the number of steps for forming the element isolation region is large.

【0005】[0005]

【課題を解決するための手段】上記課題を解決するため
の本発明の半導体装置の製造方法は、LOCOS法によ
る素子分離領域の形成を行う半導体装置の製造方法であ
る。そして、請求項1に係わる半導体装置の製造方法で
は、形状の異なる第1素子分離膜と第2素子分離膜とを
形成する際に、先ず第1素子分離膜を形成するための第
1酸化窓をパッド酸化膜及び酸化防止膜に形成して熱酸
化をう。次に、第2素子分離膜を形成するための第2酸
化窓を同一のパッド酸化膜及び酸化防止膜に形成した
後、第1酸化窓及び第2酸化窓の底面に熱酸化を行うよ
うにした。
A method of manufacturing a semiconductor device according to the present invention for solving the above-mentioned problems is a method of manufacturing a semiconductor device in which an element isolation region is formed by a LOCOS method. In the method of manufacturing a semiconductor device according to claim 1, when forming the first element isolation film and the second element isolation film having different shapes, the first oxide window for forming the first element isolation film first. Is formed on the pad oxide film and the antioxidant film, and is thermally oxidized. Next, a second oxide window for forming a second element isolation film is formed in the same pad oxide film and antioxidant film, and then thermal oxidation is performed on the bottom surfaces of the first oxide window and the second oxide window. did.

【0006】上記請求項1に係わる方法では、第1酸化
窓の底面層に対してのみ複数回の熱酸化処理が施される
ことで、各酸化窓を同一のパッド酸化膜及び酸化防止膜
に形成しても、それぞれの酸化窓の底面には異なる膜厚
の素子分離膜が形成される。このため、形状の異なる第
1素子分離膜と第2素子分離膜とを形成する際のパッド
酸化膜及び酸化防止膜の成膜工程が1回に削減される。
In the method according to the first aspect of the present invention, the thermal oxidation process is performed only on the bottom layer of the first oxidation window a plurality of times, so that each oxidation window is formed on the same pad oxide film and oxidation prevention film. Even if they are formed, element isolation films having different thicknesses are formed on the bottom surfaces of the respective oxidation windows. Therefore, the step of forming the pad oxide film and the antioxidant film when forming the first element isolation film and the second element isolation film having different shapes is reduced to one time.

【0007】また、上記請求項1においては、第4工程
と第5工程との間に、上記第2酸化窓底面の半導体基板
の表面層のみをエッチングし、半導体基板の表面に溝を
形成しても良い。このようにした場合には、溝が形成さ
れた半導体基板の表面層に第2素子分離膜が形成される
ことになり、この第2素子分離膜の表面段差が小さくな
る。
In the first aspect, between the fourth step and the fifth step, only the surface layer of the semiconductor substrate on the bottom surface of the second oxide window is etched to form a groove on the surface of the semiconductor substrate. May be. In this case, the second element isolation film is formed on the surface layer of the semiconductor substrate in which the groove is formed, and the surface step of the second element isolation film is reduced.

【0008】また、請求項3または請求項4に係わる半
導体装置の製造方法では、形状の異なる第1素子分離膜
と第2素子分離膜とを形成する際に、各酸化窓を同一の
パッド酸化膜及び酸化防止膜に形成し、かつ一方の酸化
窓底面の半導体基板の表面にのみ溝を形成した後に、両
方の酸化窓の底面に熱酸化を行うようにした。
In the method of manufacturing a semiconductor device according to the third or fourth aspect, when forming the first element isolation film and the second element isolation film having different shapes, each oxide window is formed by the same pad oxidation. After forming a groove only on the surface of the semiconductor substrate on the bottom surface of one of the oxidation windows, thermal oxidation is performed on the bottom surfaces of both the oxidation windows.

【0009】上記請求項3または請求項4に係わる方法
では、一方の酸化窓底面の半導体基板の表面にのみ溝を
形成して熱酸化を行うことで、各酸化窓を同一のパッド
酸化膜及び酸化防止膜に形成しても、それぞれの酸化窓
にはバーズビークの異なる素子分離膜が形成される。こ
のため、形状の異なる第1素子分離膜と第2素子分離膜
とを形成する際のパッド酸化膜及び酸化防止膜の成膜工
程が1回に削減される。
In the method according to the third or fourth aspect, the grooves are formed only on the surface of the semiconductor substrate on the bottom surface of one of the oxidation windows and thermal oxidation is performed, so that each oxidation window has the same pad oxide film and the same oxide film. Even when the anti-oxidation film is formed, an element isolation film having a different bird's beak is formed in each oxidation window. Therefore, the step of forming the pad oxide film and the antioxidant film when forming the first element isolation film and the second element isolation film having different shapes is reduced to one time.

【0010】さらに、請求項5〜請求項7に係わる半導
体装置の製造方法では、形状の異なる第1素子分離膜と
第2素子分離膜とを形成する際に、先ず異なる膜厚のパ
ッド酸化膜や酸化防止膜を同一の半導体基板上に形成す
る。その後、これらのパッド酸化膜や酸化防止膜に設け
られる第1酸化窓と第2酸化窓との形成工程と、これら
の酸化窓の底面に上記各素子分離膜を形成するための熱
酸化の工程とを同一工程で行うようにした。
Further, in the method of manufacturing a semiconductor device according to the present invention, when forming the first element isolation film and the second element isolation film having different shapes, first, the pad oxide films having different thicknesses are formed. And an antioxidant film are formed on the same semiconductor substrate. Thereafter, a step of forming a first oxide window and a second oxide window provided on the pad oxide film and the antioxidant film, and a step of thermal oxidation for forming each of the element isolation films on the bottom surface of the oxide window. Are performed in the same step.

【0011】上記請求項5〜請求項7に係わる方法で
は、パッド酸化膜の膜厚や酸化防止膜の膜厚が異なるこ
とで、各膜厚部分に形成された各酸化窓の底面に対して
同一の熱酸化を行っても、それぞれの酸化窓にはバーズ
ビークの大きさが異なる素子分離膜が形成される。この
ため、形状の異なる第1素子分離膜と第2素子分離膜と
を形成する際の各酸化窓の形成工程及び熱酸化の工程が
1回に削減される。
In the method according to the fifth to seventh aspects, the thickness of the pad oxide film and the thickness of the antioxidant film are different from each other, so that the bottom surface of each oxidation window formed in each thickness portion is different. Even if the same thermal oxidation is performed, element isolation films having different bird's beak sizes are formed in the respective oxidation windows. Therefore, the step of forming each oxide window and the step of thermal oxidation when forming the first element isolation film and the second element isolation film having different shapes are reduced to one time.

【0012】[0012]

【発明の実施の形態】以下、本発明を適用した各実施の
形態を図面に基づいて説明する。尚、各実施の形態で共
通する構成要素には同一の符号を付し、重複する説明は
省略する。
Embodiments of the present invention will be described below with reference to the drawings. Note that components common to the embodiments are denoted by the same reference numerals, and redundant description will be omitted.

【0013】(第1実施形態)図1は、請求項1記載の
発明を適用した第1実施形態の半導体装置の製造方法を
説明するための断面工程図であり、以下にこの図を用い
て第1実施形態の方法を説明する。先ず、第1工程で
は、図1(1)に示すように、例えば単結晶シリコンか
らなる半導体基板11を用意する。この半導体基板11
は、その表面側に第1領域11aと第2領域12bとが
設けられている。そして、このような半導体基板11上
に、酸化シリコンからなるパッド酸化膜12を成膜し、
このパッド酸化膜12上に窒化シリコンからなる酸化防
止膜13を成膜する。
(First Embodiment) FIG. 1 is a sectional process view for explaining a method of manufacturing a semiconductor device according to a first embodiment of the present invention. The method of the first embodiment will be described. First, in the first step, as shown in FIG. 1A, a semiconductor substrate 11 made of, for example, single crystal silicon is prepared. This semiconductor substrate 11
Is provided with a first region 11a and a second region 12b on the surface side. Then, a pad oxide film 12 made of silicon oxide is formed on such a semiconductor substrate 11,
On the pad oxide film 12, an anti-oxidation film 13 made of silicon nitride is formed.

【0014】次に、第2工程では、図1(2)に示すよ
うに、リソグラフィー技術によって酸化防止膜13上に
レジストパターン14を形成する。このレジストパター
ン14は、第1領域11aの素子分離膜形成部分に対応
する開口パターンを有するものである。次に、このレジ
ストパターン14をマスク用いて酸化防止膜13及びパ
ッド酸化膜12のエッチングを行い、これによって第1
領域11aにおける酸化防止膜13及びパッド酸化膜1
2に、半導体基板11にまで達する第1酸化窓15aを
パターン形成する。
Next, in a second step, as shown in FIG. 1B, a resist pattern 14 is formed on the oxidation preventing film 13 by lithography. The resist pattern 14 has an opening pattern corresponding to the element isolation film forming portion of the first region 11a. Next, the oxidation preventing film 13 and the pad oxide film 12 are etched by using the resist pattern 14 as a mask, thereby
Antioxidant film 13 and pad oxide film 1 in region 11a
Second, a first oxidation window 15a reaching the semiconductor substrate 11 is patterned.

【0015】次いで、第3工程では、図1(3)に示す
ように、上記レジストパターン(14)を除去した後、
熱酸化法によって第1酸化窓15aの底面に露出する半
導体基板11の表面層部分を選択的に酸化させる。ここ
では、酸化防止膜13をマスクにして900℃〜110
0℃で熱酸化処理を行い、半導体基板11の表面層に4
00nm〜500nm程度の膜厚の酸化膜16を成長さ
せる。
Next, in a third step, as shown in FIG. 1C, after removing the resist pattern (14),
The surface layer portion of the semiconductor substrate 11 exposed on the bottom surface of the first oxidation window 15a is selectively oxidized by a thermal oxidation method. Here, the oxidation prevention film 13 is used as a mask at 900 ° C. to 110 ° C.
A thermal oxidation treatment is performed at 0 ° C.
An oxide film 16 having a thickness of about 00 nm to 500 nm is grown.

【0016】その後、第4工程では、図1(4)に示す
ように、酸化防止膜13上に新たにレジストパターン1
7を形成する。このレジストパターン17は、上記第1
酸化窓15a内を埋め込みかつ第2領域11bの素子分
離膜形成部分に対応する開口パターンを有するものであ
る。次に、このレジストパターン17をマスク用いて酸
化防止膜13及びパッド酸化膜12のエッチングを行
い、これによって第2領域11bにおける酸化防止膜1
3及びパッド酸化膜12に、半導体基板11にまで達す
る第2酸化窓15bをパターン形成する。
Then, in a fourth step, as shown in FIG. 1D, a new resist pattern 1
7 is formed. The resist pattern 17 is formed by the first
The oxide window 15a is buried therein and has an opening pattern corresponding to the element isolation film forming portion of the second region 11b. Next, the oxidation preventing film 13 and the pad oxide film 12 are etched by using the resist pattern 17 as a mask, and thereby the oxidation preventing film 1 in the second region 11b is etched.
A second oxide window 15b reaching the semiconductor substrate 11 is patterned in the pad oxide film 3 and the pad oxide film 12.

【0017】次に、第5工程では、図1(5)に示すよ
うに、上記レジストパターン(17)を除去した後、9
00℃〜1100℃の温度で2回目の熱酸化処理を行
う。これによって、第1酸化窓15a底面の酸化膜16
を450nm〜600nm程度の膜厚にまでさらに成長
させ、第1領域11aにさらに成長させた酸化膜16か
らなる第1素子分離膜16aを形成する。これと共に、
第2酸化窓15bの底面に新たに250nm〜400n
m程度の膜厚の酸化膜を成長させ、第2領域11bに新
たに成長させた酸化膜からなる第2素子分離膜16bを
形成する。
Next, in a fifth step, as shown in FIG. 1 (5), after removing the resist pattern (17),
A second thermal oxidation treatment is performed at a temperature of 00C to 1100C. Thereby, the oxide film 16 on the bottom surface of the first oxidation window 15a is formed.
Is further grown to a thickness of about 450 nm to 600 nm, and a first element isolation film 16a made of the oxide film 16 further grown in the first region 11a is formed. With this,
On the bottom of the second oxidation window 15b, a new 250 nm to 400 n
An oxide film having a thickness of about m is grown, and a second element isolation film 16b made of a newly grown oxide film is formed in the second region 11b.

【0018】以上の方法によれば、第1酸化窓15aの
底面に対しては2回の酸化処理が行われるのに対して、
第2酸化窓15bの底面に対しては1回の酸化処理のみ
が行われる。このため、第1領域11aに形成される第
1素子分離膜16aは、第2領域11bに形成される第
2素子分離膜16bよりも膜厚が厚く、これによって第
2素子分離膜16bよりもバーズビークの大きいものに
なる。したがって、第1領域11aには、高電圧が印加
される周辺素子の分離に適するバーズビークの大きい第
1素子分離膜16aが形成されることになる。一方、第
2領域11bには、微細化された機能素子の高集積化を
妨げることのないバーズビークの小さい第2素子分離膜
16bが形成されることになる。しかも、第1領域11
aに配置される第1素子分離膜16aの膜厚は、第2素
子分離膜16bの膜厚よりも厚いことから、この第1素
子分離膜16aは高電圧が印加される周辺素子を確実に
分離するものになる。
According to the above method, the bottom surface of the first oxidation window 15a is subjected to two oxidation treatments.
Only one oxidation treatment is performed on the bottom surface of the second oxidation window 15b. For this reason, the first element isolation film 16a formed in the first region 11a is thicker than the second element isolation film 16b formed in the second region 11b, and thus has a larger thickness than the second element isolation film 16b. Bird's beak is big. Therefore, the first element isolation film 16a having a large bird's beak suitable for isolating peripheral elements to which a high voltage is applied is formed in the first region 11a. On the other hand, in the second region 11b, the second element isolation film 16b having a small bird's beak which does not hinder high integration of the miniaturized functional element is formed. Moreover, the first area 11
Since the thickness of the first element isolation film 16a disposed on the first element isolation film 16a is larger than the thickness of the second element isolation film 16b, the first element isolation film 16a reliably removes peripheral elements to which a high voltage is applied. It will separate.

【0019】上記第1実施形態の方法では、第1素子分
離膜16aと第2素子分離膜16bとの形成に同一のパ
ッド酸化膜12及び酸化防止膜13が用いられている。
このため、異なる形状の第1素子分離膜16aと第2素
子分離膜16bとを従来方法で形成する場合と比較し
て、パッド酸化膜12及び酸化防止膜13の除去工程と
パッド酸化膜12及び酸化防止膜13の成膜工程とを減
らすことが可能になる。
In the method of the first embodiment, the same pad oxide film 12 and anti-oxidation film 13 are used for forming the first element isolation film 16a and the second element isolation film 16b.
Therefore, as compared with the case where the first element isolation film 16a and the second element isolation film 16b having different shapes are formed by the conventional method, the step of removing the pad oxide film 12 and the antioxidant film 13 and the step of removing the pad oxide film 12 and the It is possible to reduce the number of steps for forming the antioxidant film 13.

【0020】(第2実施形態)図2は、請求項2記載の
発明を適用した第2実施形態の半導体装置の製造方法を
説明するための断面工程図であり、以下にこの図を用い
て第2実施形態を説明する。ここでは、先ず上記第1実
施形態と同様に図1(1)を用いて説明した第1工程か
ら図1(4)を用いて説明した第4工程までを行い、半
導体基板11の第2領域11bに第2酸化窓15bを形
成する。その後、図2(1)に示すように、第2酸化窓
15bの形成に用いたレジストパターン17をマスクに
して、この第2酸化窓15b底面の半導体基板11の表
面層をエッチングする。これによって、半導体基板11
の表面に深さ100nm〜300nm程度の溝hを形成
する。
(Second Embodiment) FIG. 2 is a sectional process view for explaining a method of manufacturing a semiconductor device according to a second embodiment of the present invention. A second embodiment will be described. Here, first, the first step described with reference to FIG. 1A to the fourth step described with reference to FIG. 1D are performed similarly to the first embodiment, and the second region of the semiconductor substrate 11 is formed. A second oxidation window 15b is formed on 11b. Thereafter, as shown in FIG. 2A, using the resist pattern 17 used for forming the second oxide window 15b as a mask, the surface layer of the semiconductor substrate 11 on the bottom surface of the second oxide window 15b is etched. Thereby, the semiconductor substrate 11
A groove h having a depth of about 100 nm to 300 nm is formed on the surface of the substrate.

【0021】そして、次の第5工程では、図2(2)に
示すように、上記レジストパターン(17)を除去した
後、900℃〜1100℃の温度で2回目の熱酸化処理
を行う。この第5工程は、上記第1実施形態で図1
(5)を用いて説明したと同様に行うこととする。
Then, in the next fifth step, as shown in FIG. 2 (2), after removing the resist pattern (17), a second thermal oxidation treatment is performed at a temperature of 900 ° C. to 1100 ° C. This fifth step is the same as that of the first embodiment shown in FIG.
This is performed in the same manner as described using (5).

【0022】以上の方法によれば、溝hが形成された半
導体基板11の表面層を酸化成長させて第2素子分離膜
16bが形成されることから、第1実施形態と比較して
第2素子分離膜16bの表面段差が小さくなり、これに
よって第2素子分離膜16bのバーズビークをさらに小
さく抑えることができる。しかも、上記溝hの形成は、
第2酸化窓15bを形成するためのエッチングと連続し
て行われるため、第1実施形態に対して製造工程が特別
に増加することはない。
According to the above method, the second element isolation film 16b is formed by oxidizing and growing the surface layer of the semiconductor substrate 11 in which the groove h is formed. The surface step of the element isolation film 16b is reduced, so that the bird's beak of the second element isolation film 16b can be further reduced. Moreover, the formation of the groove h
Since the etching for forming the second oxide window 15b is performed continuously, the number of manufacturing steps is not particularly increased compared to the first embodiment.

【0023】(第3実施形態)図3は、請求項3記載の
発明を適用した第3実施形態の半導体装置の製造方法を
説明するための断面工程図であり、以下にこの図を用い
て第3実施形態を説明する。ここでは、先ず第1工程か
ら第3工程までを、上記第1実施形態で図1(1)を用
いて説明した第1工程から図1(3)を用いて説明した
第3工程までと同様に行い、半導体基板11における第
1領域11aに酸化膜16を形成する。ただし、酸化膜
16の膜厚は、100nm〜300nm程度とする。
(Third Embodiment) FIG. 3 is a sectional process diagram for explaining a method of manufacturing a semiconductor device according to a third embodiment of the present invention. A third embodiment will be described. Here, first, the first to third steps are the same as the first to third steps described with reference to FIG. 1A in the first embodiment. Then, an oxide film 16 is formed in the first region 11a of the semiconductor substrate 11. However, the thickness of the oxide film 16 is about 100 nm to 300 nm.

【0024】その後、第4工程では、図3(1)に示す
ように、酸化防止膜13をマスクにして第1酸化窓15
aの底面の酸化膜16をエッチング除去し、半導体基板
11の表面に溝hを形成する。
Thereafter, in a fourth step, as shown in FIG. 3A, the first oxidation window 15 is formed using the oxidation prevention film 13 as a mask.
The oxide film 16 on the bottom surface of a is removed by etching to form a groove h on the surface of the semiconductor substrate 11.

【0025】次の第5工程では、図3(2)に示すよう
に、酸化防止膜13上に新たにレジストパターン31を
形成する。このレジストパターン31は、上記第1酸化
窓15a内を埋め込みかつ第2領域11bの素子分離膜
形成部分に対応する開口パターンを有するものである。
次に、このレジストパターン31をマスク用いて酸化防
止膜13及びパッド酸化膜12のエッチングを行い、こ
れによって第2領域11bにおける酸化防止膜13及び
パッド酸化膜12に、半導体基板11にまで達する第2
酸化窓15bをパターン形成する。
In the next fifth step, a new resist pattern 31 is formed on the oxidation preventing film 13 as shown in FIG. The resist pattern 31 has an opening pattern that fills the first oxidation window 15a and that corresponds to the element isolation film forming portion of the second region 11b.
Next, the oxidation preventive film 13 and the pad oxide film 12 are etched using the resist pattern 31 as a mask, whereby the oxidation preventive film 13 and the pad oxide film 12 in the second region 11 b reach the semiconductor substrate 11. 2
The oxidation window 15b is patterned.

【0026】その後、第6工程では、図3(3)に示す
ように、上記レジストパターン(31)を除去した後、
900℃〜1100℃の温度で2回目の熱酸化処理を行
う。これによって、第1酸化窓15a及び第2酸化窓1
5bの底面層を酸化させ、第1領域11aに酸化膜から
なる第1素子分離膜16aを形成すると共に、第2領域
11bに酸化膜からなる第2素子分離膜16bを形成す
る。これらの素子分離膜16a,16bの膜厚は、40
0nm〜600nm程度に成長させる。
Then, in a sixth step, as shown in FIG. 3C, after removing the resist pattern (31),
A second thermal oxidation treatment is performed at a temperature of 900C to 1100C. Thereby, the first oxidation window 15a and the second oxidation window 1
The bottom layer of 5b is oxidized to form a first element isolation film 16a made of an oxide film in the first region 11a and a second element isolation film 16b made of an oxide film in the second region 11b. The film thickness of these element isolation films 16a and 16b is 40
It grows to about 0 nm to 600 nm.

【0027】以上の方法によれば、溝hが形成された半
導体基板11の表面層を酸化成長させて第1素子分離膜
16aが形成されることから、第2素子分離膜16bよ
りも第1素子分離膜16aの表面段差が小さくなり、こ
れによって第2素子分離膜16bよりもバーズビークが
小さく抑えられた第1素子分離膜16aが得られる。こ
のため、第1領域11aには、微細化された機能素子の
高集積化を妨げることのないバーズビークの小さい第1
素子分離膜16aが形成されることになる。一方、第2
領域11bには、高電圧が印加される周辺素子の分離に
適するバーズビークの大きい第2素子分離膜16bが形
成されることになる。
According to the above method, the first element isolation film 16a is formed by oxidizing and growing the surface layer of the semiconductor substrate 11 in which the groove h is formed. The surface step of the element isolation film 16a is reduced, so that the first element isolation film 16a having bird's beaks smaller than that of the second element isolation film 16b is obtained. For this reason, the first region 11a has a first bird's beak having a small bird's beak which does not hinder high integration of the miniaturized functional element.
The element isolation film 16a is formed. On the other hand, the second
In the region 11b, a second element isolation film 16b having a large bird's beak suitable for isolating peripheral elements to which a high voltage is applied is formed.

【0028】上記第3実施形態の方法では、上記第1実
施形態と同様に、第1素子分離膜16aと第2素子分離
膜16bとの形成に同一のパッド酸化膜12及び酸化防
止膜13が用いられている。このため、異なる形状の第
1素子分離膜16aと第2素子分離膜16bと従来方法
で形成する場合と比較して、パッド酸化膜12及び酸化
防止膜13の除去工程とパッド酸化膜12及び酸化防止
膜13の成膜工程とを減らすことが可能になる。
In the method of the third embodiment, the same pad oxide film 12 and oxidation prevention film 13 are used for forming the first element isolation film 16a and the second element isolation film 16b as in the first embodiment. Used. Therefore, compared with the case where the first element isolation film 16a and the second element isolation film 16b having different shapes are formed by the conventional method, the step of removing the pad oxide film 12 and the oxidation preventing film 13 and the step of removing the pad oxide film 12 It is possible to reduce the number of steps for forming the prevention film 13.

【0029】しかも、上記溝hの形成は、半導体基板1
1の表面層に成長させた酸化膜16のエッチング除去に
よって行われるため、第2実施形態と比較して溝hの深
さの制御を酸化膜16の成膜膜厚によって高精度に行う
ことができる。さらに、溝hのエッジが滑らかになるた
め、第1素子分離膜16aのエッジが滑らかになり、こ
の部分に生じる応力を小さく抑えることができる。ま
た、第1素子分離膜16a及び第2素子分離膜16bと
もに1回の熱酸化で形成されることから、膜厚の制御が
容易になる。
Further, the formation of the groove h is performed by the semiconductor substrate 1
Since the etching is performed by removing the oxide film 16 grown on the first surface layer, the depth of the groove h can be controlled more accurately by the thickness of the oxide film 16 as compared with the second embodiment. it can. Further, since the edge of the groove h becomes smooth, the edge of the first element isolation film 16a becomes smooth, and the stress generated in this portion can be suppressed to be small. Further, since both the first element isolation film 16a and the second element isolation film 16b are formed by one thermal oxidation, the thickness can be easily controlled.

【0030】(第4実施形態)図4は、請求項4記載の
発明を適用した半導体装置の製造方法を説明するための
断面工程図であり、以下にこの図を用いて第4実施形態
を説明する。先ず、第1工程では、図4(1)に示すよ
うに、半導体基板11上にパッド酸化膜12及び酸化防
止膜13を成膜する。この工程は、第1実施形態の第1
工程と同様に行う。
(Fourth Embodiment) FIG. 4 is a sectional process view for explaining a method of manufacturing a semiconductor device to which the invention of claim 4 is applied. The fourth embodiment will be described below with reference to FIG. explain. First, in a first step, a pad oxide film 12 and an antioxidant film 13 are formed on a semiconductor substrate 11 as shown in FIG. This step is the first step of the first embodiment.
Performed in the same manner as the process.

【0031】次に、第2工程では、図4(2)に示すよ
うに、リソグラフィー技術によって酸化防止膜13上に
レジストパターン41を形成する。このレジストパター
ン41は、第1領域11a及び第2領域11bの素子分
離膜形成部分に対応する開口パターンを有するものであ
る。次いで、このレジストパターン41をマスク用いて
酸化防止膜13及びパッド酸化膜12のエッチングを行
い、これによって第1領域11aにおける酸化防止膜1
3及びパッド酸化膜12に半導体基板11にまで達する
第1酸化窓15aを形成し、これと同時に第2領域11
bにおける酸化防止膜13及びパッド酸化膜12に半導
体基板11にまで達する第2酸化窓15bを形成する。
Next, in a second step, as shown in FIG. 4B, a resist pattern 41 is formed on the antioxidant film 13 by lithography. The resist pattern 41 has an opening pattern corresponding to an element isolation film forming portion of the first region 11a and the second region 11b. Next, the oxidation preventive film 13 and the pad oxide film 12 are etched using the resist pattern 41 as a mask, whereby the oxidation preventive film 1 in the first region 11a is etched.
3 and the pad oxide film 12 are formed with a first oxidation window 15a reaching the semiconductor substrate 11, and at the same time, the second region 11 is formed.
A second oxidation window 15b reaching the semiconductor substrate 11 is formed in the oxidation preventing film 13 and the pad oxide film 12 in FIG.

【0032】その後、第3工程では、図4(3)に示す
ように、上記レジストパターン(41)を除去した後、
900℃〜1100℃で熱酸化処理を行うことによっ
て、第1酸化窓15a及び第2酸化窓15bの底面層に
膜厚400nm〜500nmの酸化膜16を成長させ
る。
Thereafter, in a third step, as shown in FIG. 4C, after removing the resist pattern (41),
By performing a thermal oxidation process at 900 ° C. to 1100 ° C., an oxide film 16 having a thickness of 400 nm to 500 nm is grown on the bottom layer of the first oxide window 15a and the second oxide window 15b.

【0033】次に、第4工程では、図4(4)に示すよ
うに、第1領域11a上を覆うレジストパターン42を
半導体基板11上に形成する。そして、このレジストパ
ターン42及び酸化防止膜13をマスクに用いて、第2
領域11bの第2酸化窓15b底面における酸化膜16
のみをエッチング除去する。これによって、第2酸化窓
15b底面における半導体基板11表面に溝hを形成す
る。
Next, in a fourth step, a resist pattern 42 covering the first region 11a is formed on the semiconductor substrate 11, as shown in FIG. Then, using the resist pattern 42 and the oxidation preventing film 13 as a mask,
Oxide film 16 on bottom surface of second oxide window 15b in region 11b
Only etching is removed. Thus, a groove h is formed on the surface of the semiconductor substrate 11 at the bottom surface of the second oxidation window 15b.

【0034】その後、第5工程では、図4(5)に示す
ように、上記レジストパターン(42)を除去した後、
900℃〜1100℃の温度で2回目の熱酸化処理を行
う。これによって、第1酸化窓15a底面の酸化膜16
を450nm〜600nm程度の膜厚にまでさらに成長
させ、第1領域11aにさらに成長させた酸化膜16か
らなる第1素子分離膜16aを形成する。これと共に、
第2酸化窓15bの底面に新たに250nm〜400n
m程度の膜厚の酸化膜を成長させ、第2領域11bに新
たに成長させた酸化膜からなる第2素子分離膜16bを
形成する。
Then, in a fifth step, as shown in FIG. 4 (5), after removing the resist pattern (42),
A second thermal oxidation treatment is performed at a temperature of 900C to 1100C. Thereby, the oxide film 16 on the bottom surface of the first oxidation window 15a is formed.
Is further grown to a thickness of about 450 nm to 600 nm, and a first element isolation film 16a made of the oxide film 16 further grown in the first region 11a is formed. With this,
On the bottom of the second oxidation window 15b, a new 250 nm to 400 n
An oxide film having a thickness of about m is grown, and a second element isolation film 16b made of a newly grown oxide film is formed in the second region 11b.

【0035】以上のようにして、第1領域11aには2
回の熱酸化によって第1素子分離膜16aが形成され、
第2領域11bには1回の熱酸化によって第1素子分離
膜16aよりも薄い膜厚の第2素子分離膜16bが形成
される。しかも、第2素子分離膜16bは、溝hが形成
された半導体基板11の表面層を酸化成長させて形成し
たものであることから、この第2素子分離膜16bは、
第1実施形態で形成した第2素子分離膜16bよりもさ
らにバーズビークの小さいものになる。このため、第1
領域11aには、高電圧が印加される周辺素子の分離に
適するバーズビークの大きい第1素子分離膜16aが形
成され、第2領域11bには、微細化された機能素子の
高集積化を妨げないようなバーズビークの小さい第2素
子分離膜16bが形成されることになる。しかも、第1
領域11aに配置される第1素子分離膜16aの膜厚
は、第2素子分離膜16bの膜厚よりも厚いことから、
この第1素子分離膜16aは高電圧が印加される周辺素
子を確実に分離するものになる。
As described above, in the first area 11a, 2
The first element isolation film 16a is formed by thermal oxidation twice,
A second element isolation film 16b having a smaller thickness than the first element isolation film 16a is formed in the second region 11b by one thermal oxidation. In addition, since the second element isolation film 16b is formed by oxidizing and growing the surface layer of the semiconductor substrate 11 in which the groove h is formed, the second element isolation film 16b
The bird's beak is smaller than that of the second element isolation film 16b formed in the first embodiment. Therefore, the first
In the region 11a, a first element isolation film 16a having a large bird's beak suitable for isolation of a peripheral element to which a high voltage is applied is formed, and in the second region 11b, high integration of miniaturized functional elements is not hindered. Thus, the second element isolation film 16b having a small bird's beak is formed. And the first
Since the thickness of the first isolation film 16a disposed in the region 11a is larger than the thickness of the second isolation film 16b,
The first element isolation film 16a reliably isolates a peripheral element to which a high voltage is applied.

【0036】上記第4実施形態の方法では、第1素子分
離膜16aと第2素子分離膜16bとの形成に同一のパ
ッド酸化膜12及び酸化防止膜13が用いられている。
しかも、高い合わせ精度が要求される第1酸化窓15a
の形成と第2酸化窓15bの形成とが同一工程で行われ
る。このため、異なる形状の第1素子分離膜16aと第
2素子分離膜16bと従来方法で形成する場合と比較し
て、パッド酸化膜12及び酸化防止膜13の除去工程と
パッド酸化膜12及び酸化防止膜13の成膜工程と酸化
窓の形成工程とを削減することができる。
In the method of the fourth embodiment, the same pad oxide film 12 and oxidation prevention film 13 are used for forming the first element isolation film 16a and the second element isolation film 16b.
In addition, the first oxidation window 15a that requires high alignment accuracy
And the formation of the second oxidation window 15b are performed in the same step. Therefore, compared with the case where the first element isolation film 16a and the second element isolation film 16b having different shapes are formed by the conventional method, the step of removing the pad oxide film 12 and the oxidation preventing film 13 and the step of removing the pad oxide film 12 and the oxidation The step of forming the prevention film 13 and the step of forming the oxidation window can be reduced.

【0037】さらに、上記溝hの形成は、半導体基板1
1の表面層に成長させた酸化膜16のエッチング除去に
よって行われるため、第3実施形態と同様に溝hの深さ
の制御が高精度になると共に、第2素子分離膜16bの
エッジが滑らかになってこの部分に生じる応力を小さく
抑えることができる。
Further, the formation of the groove h is performed by the semiconductor substrate 1
Since the removal is performed by etching the oxide film 16 grown on the surface layer of the first element, the depth of the groove h can be controlled with high precision as in the third embodiment, and the edge of the second element isolation film 16b can be smooth. Thus, the stress generated in this portion can be reduced.

【0038】(第5実施形態)図5は、請求項5記載の
発明を適用した第5実施形態の半導体装置の製造方法を
説明するための断面工程図であり、以下にこの図を用い
て第5実施形態を説明する。先ず、第1工程では、図5
(1)に示すように、半導体基板11上にパッド酸化膜
12を成膜する。その後、第1領域11aのパッド酸化
膜12を覆う形状のレジストパターン(図示省略)を形
成し、このレジストパターンをマスクに用いて第2領域
11bのパッド酸化膜12を全面エッチング除去する。
ここでは、エッチングによるダメージが第2領域11b
における半導体基板11のアクティブ領域に加わること
を防止するために、フッ化水素水をエッチング溶液に用
いたウェットエッチングを行うこととする。
(Fifth Embodiment) FIG. 5 is a sectional process view for explaining a method of manufacturing a semiconductor device according to a fifth embodiment to which the invention of claim 5 is applied. A fifth embodiment will be described. First, in the first step, FIG.
As shown in (1), a pad oxide film 12 is formed on a semiconductor substrate 11. Thereafter, a resist pattern (not shown) is formed to cover the pad oxide film 12 in the first region 11a, and the entire surface of the pad oxide film 12 in the second region 11b is removed by using this resist pattern as a mask.
Here, the damage caused by the etching is the second region 11b.
In order to prevent the active region of the semiconductor substrate 11 from being added to the above, wet etching using an aqueous solution of hydrogen fluoride as an etching solution is performed.

【0039】次に、上記レジストパターンを除去した
後、図5(2)に示すように、熱酸化処理を行うことに
よって、第1領域11aのパッド酸化膜12をさらに成
長させて第1パッド酸化膜12aを形成すると共に、第
2領域11bの半導体基板11の表面層に新たに酸化膜
を成長させてこれを第2パッド酸化膜12bとする。以
上によって、エッチングによる損傷を生じさせることな
く、第1パッド酸化膜12aとこれよりも膜厚の薄い第
2パッド酸化膜12bとを形成する。
Next, after the resist pattern is removed, as shown in FIG. 5 (2), a pad oxide film 12 in the first region 11a is further grown by performing a thermal oxidation process, thereby forming a first pad oxide film. While forming the film 12a, an oxide film is newly grown on the surface layer of the semiconductor substrate 11 in the second region 11b, and this is used as the second pad oxide film 12b. As described above, the first pad oxide film 12a and the second pad oxide film 12b having a smaller thickness are formed without causing damage due to etching.

【0040】尚、各パッド酸化膜12a,12bにエッ
チングによる損傷が生じた場合には、以降の素子分離膜
を形成する工程でこの損傷を通して酸化防止膜から半導
体基板に窒素が侵入して窒化物が形成され、この窒化物
が素子の劣化原因となる。しかし、これらの不具合を考
慮する必要のない場合には、半導体基板11上に酸化シ
リコン膜を成膜し、第2領域11bにおける酸化シリコ
ン膜部分のみを所定深さに全面エッチバックすること
で、第1領域11aと第2領域11bとに膜厚の異なる
パッド酸化膜を形成しても良い。
If the pad oxide films 12a and 12b are damaged by etching, nitrogen enters the semiconductor substrate from the antioxidant film through the damage in the subsequent step of forming an element isolation film and nitrides. Are formed, and this nitride causes deterioration of the device. However, when it is not necessary to consider these inconveniences, a silicon oxide film is formed on the semiconductor substrate 11 and only the silicon oxide film portion in the second region 11b is entirely etched back to a predetermined depth. Pad oxide films having different thicknesses may be formed in the first region 11a and the second region 11b.

【0041】その後、第2工程では、図5(3)に示す
ように、第1パッド酸化膜12a上及び第2パッド酸化
膜12b上に酸化防止膜13を成膜する。
Thereafter, in a second step, as shown in FIG. 5C, an oxidation preventing film 13 is formed on the first pad oxide film 12a and the second pad oxide film 12b.

【0042】次に、第3工程では、図5(4)に示すよ
うに、リソグラフィー技術によって酸化防止膜13上に
レジストパターン51を形成する。このレジストパター
ン51は、第1領域11a及び第2領域11bの素子分
離膜形成部分に対応する開口パターンを有するものであ
る。その後、このレジストパターン51をマスク用いて
酸化防止膜13、第1パッド酸化膜12a及び第2パッ
ド酸化膜12bのエッチングを行う。これによって、第
1領域11aにおける酸化防止膜13及び第1パッド酸
化膜12aに半導体基板11にまで達する第1酸化窓1
5aを形成し、これと同時に第2領域11bにおける酸
化防止膜13及び第2パッド酸化膜12bに半導体基板
11にまで達する第2酸化窓15bを形成する。
Next, in a third step, as shown in FIG. 5D, a resist pattern 51 is formed on the antioxidant film 13 by lithography. The resist pattern 51 has an opening pattern corresponding to an element isolation film forming portion of the first region 11a and the second region 11b. After that, using the resist pattern 51 as a mask, the oxidation preventing film 13, the first pad oxide film 12a, and the second pad oxide film 12b are etched. As a result, the first oxidation window 1 reaching the semiconductor substrate 11 reaches the antioxidant film 13 and the first pad oxide film 12a in the first region 11a.
5a is formed, and at the same time, a second oxidation window 15b reaching the semiconductor substrate 11 is formed in the antioxidant film 13 and the second pad oxide film 12b in the second region 11b.

【0043】その後、第4工程では、図5(5)に示す
ように、上記レジストパターン(51)を除去した後、
900℃〜1100℃で熱酸化処理を行うことによっ
て、第1酸化窓15a及び第2酸化窓15bの底面層に
膜厚400nm〜600nmの酸化膜を成長させ、第1
領域11aに上記酸化膜からなる第1素子分離膜16a
を形成し、第2領域11bに上記酸化膜からなる第2素
子分離膜16bを形成する。
Thereafter, in a fourth step, as shown in FIG. 5 (5), after removing the resist pattern (51),
By performing a thermal oxidation process at 900 ° C. to 1100 ° C., an oxide film having a thickness of 400 nm to 600 nm is grown on the bottom layer of the first oxide window 15a and the second oxide window 15b.
The first element isolation film 16a made of the oxide film is formed in the region 11a.
Is formed, and a second element isolation film 16b made of the oxide film is formed in the second region 11b.

【0044】上記第5実施形態の製造方法では、第1パ
ッド酸化膜12aが形成された第1領域11aに第1素
子分離膜16aが形成され、第1パッド酸化膜12aよ
りも膜厚の薄い第2パッド酸化膜12bが形成された第
2領域11bに第2素子分離膜16bが形成される。こ
のため、第1素子分離膜16aは、第2素子分離膜16
bよりもバーズビークの大きいものになる。したがっ
て、第1領域11aには、高電圧が印加される周辺素子
の分離に適するバーズビークの大きい第1素子分離膜1
6aが形成され、一方、第2領域11bには、微細化さ
れた機能素子の高集積化を妨げることのないバーズビー
クの小さい第2素子分離膜16bが形成されることにな
る。
In the manufacturing method according to the fifth embodiment, the first element isolation film 16a is formed in the first region 11a where the first pad oxide film 12a is formed, and is thinner than the first pad oxide film 12a. A second element isolation film 16b is formed in the second region 11b where the second pad oxide film 12b is formed. For this reason, the first element isolation film 16a is
Bird's beak is larger than b. Therefore, in the first region 11a, the first element isolation film 1 having a large bird's beak suitable for isolating a peripheral element to which a high voltage is applied.
6a is formed, while a second element isolation film 16b having a small bird's beak which does not hinder high integration of miniaturized functional elements is formed in the second region 11b.

【0045】上記第1素子分離膜16aと第2素子分離
膜16bとは、同一の熱酸化処理によって形成されたも
のである。しかも、高い合わせ精度が要求される第1酸
化窓15aの形成と第2酸化窓15bの形成とが同一工
程で行われる。このことから、異なる形状の第1素子分
離膜16aと第2素子分離膜16bとを従来方法で形成
する場合と比較して、素子分離膜を形成するための熱酸
化処理の工程と酸化窓の形成工程とを1回に削減するこ
とが可能になる。
The first element isolation film 16a and the second element isolation film 16b are formed by the same thermal oxidation process. In addition, the formation of the first oxidation window 15a and the formation of the second oxidation window 15b that require high alignment accuracy are performed in the same step. Therefore, as compared with the case where the first element isolation film 16a and the second element isolation film 16b having different shapes are formed by the conventional method, the step of the thermal oxidation process for forming the element isolation film and the step of forming the oxidation window are performed. The number of forming steps can be reduced to one.

【0046】(第6実施形態)図6は、請求項6記載の
発明を適用した第6実施形態の半導体装置の製造方法を
説明するための断面工程図であり、以下にこの図を用い
て第6実施形態を説明する。先ず、第1工程では、図6
(1)に示すように、上記半導体基板11上にパッド酸
化膜12を成膜する。
(Sixth Embodiment) FIG. 6 is a sectional process diagram for explaining a method of manufacturing a semiconductor device according to a sixth embodiment of the present invention. A sixth embodiment will be described. First, in the first step, FIG.
As shown in (1), a pad oxide film 12 is formed on the semiconductor substrate 11.

【0047】次に、第2工程では、図6(2)に示すよ
うに、パッド酸化膜12上に第1窒化シリコン膜61を
成膜する。その後、第2領域11bの第1窒化シリコン
膜61を覆う形状のレジストパターン(図示省略)を形
成し、このレジストパターンをマスクに用いて第1領域
11aの第1窒化シリコン膜61を全面エッチング除去
する。ここでは、エッチングによるダメージが第1領域
11aのパッド酸化膜12に加わり、これによって第1
領域11aに素子分離膜を形成する際に半導体基板11
が窒化されることを防止するために、ウェットエッチン
グを行うこととする。この際、エッチング溶液として熱
リン酸を用いることで、パッド酸化膜12に対して良好
な選択比を保って第1窒化シリコン膜61のエッチング
を行い、パッド酸化膜12の膜厚を保つ。
Next, in a second step, a first silicon nitride film 61 is formed on the pad oxide film 12 as shown in FIG. Thereafter, a resist pattern (not shown) having a shape covering the first silicon nitride film 61 in the second region 11b is formed, and the entire surface of the first silicon nitride film 61 in the first region 11a is removed by etching using the resist pattern as a mask. I do. Here, the damage due to the etching is applied to the pad oxide film 12 in the first region 11a, whereby the first
When forming the element isolation film in the region 11a, the semiconductor substrate 11
Is wet-etched to prevent nitriding. At this time, by using hot phosphoric acid as an etching solution, the first silicon nitride film 61 is etched while maintaining a good selectivity with respect to the pad oxide film 12, and the thickness of the pad oxide film 12 is maintained.

【0048】その後、図6(3)に示すように、第1領
域11aのパッド酸化膜12上及び第2領域11bの第
1窒化シリコン膜61上に、第2窒化シリコン膜62を
成膜する。これによって、第1領域11aには、第2窒
化シリコン膜62からなる第1酸化防止膜13aを形成
する。一方、第2領域11bには、第1窒化シリコン膜
61と第2窒化シリコン膜62とからなる第2酸化防止
膜13bを形成する。以上によって、エッチングによる
損傷を生じさせることなく、かつ膜厚の制御性良く、第
1酸化防止膜13aとこれよりも膜厚の厚い第2酸化防
止膜13bとを形成する。
Thereafter, as shown in FIG. 6C, a second silicon nitride film 62 is formed on the pad oxide film 12 in the first region 11a and on the first silicon nitride film 61 in the second region 11b. . Thus, a first oxidation preventing film 13a made of the second silicon nitride film 62 is formed in the first region 11a. On the other hand, in the second region 11b, a second oxidation prevention film 13b including the first silicon nitride film 61 and the second silicon nitride film 62 is formed. As described above, the first antioxidant film 13a and the second antioxidant film 13b having a larger thickness are formed without causing damage due to etching and with good controllability of the film thickness.

【0049】尚、各酸化防止膜13a,13bにエッチ
ングによる損傷が生じた場合には、以降の素子分離膜を
形成する工程で上記酸化防止膜が部分的に耐酸化性のマ
スクにならない場合がある。しかし、このような不具合
を考慮する必要のない場合には、パッド酸化膜12上に
窒化シリコン膜を成膜し、第1領域11aにおける窒化
シリコン膜部分のみを所定深さに全面エッチバックする
ことで、この窒化シリコン膜からなる第1酸化防止膜1
3a及び第2酸化防止膜13bを形成しても良い。
When the antioxidant films 13a and 13b are damaged by etching, there is a case where the antioxidant film does not partially become an oxidation-resistant mask in the subsequent step of forming an element isolation film. is there. However, when it is not necessary to consider such a problem, a silicon nitride film is formed on the pad oxide film 12, and only the silicon nitride film portion in the first region 11a is entirely etched back to a predetermined depth. The first oxidation preventing film 1 made of the silicon nitride film
3a and the second antioxidant film 13b may be formed.

【0050】次に、第3工程では、図6(4)に示すよ
うに、リソグラフィー技術によって第1酸化防止膜13
a及び第2酸化防止膜13b上にレジストパターン63
を形成する。このレジストパターン63は、第1領域1
1a及び第2領域11bの素子分離膜形成部分に対応す
る開口パターンを有するものである。その後、このレジ
ストパターン63をマスク用いて第1酸化防止膜13
a、第2酸化防止膜13b及びパッド酸化膜12のエッ
チングを行う。これによって、第1領域11aにおける
第1酸化防止膜13a及びパッド酸化膜12に半導体基
板11にまで達する第1酸化窓15aを形成し、これと
同時に第2領域11bにおける第2酸化防止膜13b及
びパッド酸化膜12に半導体基板11にまで達する第2
酸化窓15bを形成する。
Next, in a third step, as shown in FIG. 6D, the first oxidation preventing film 13 is formed by lithography.
a and a resist pattern 63 on the second oxidation preventing film 13b.
To form This resist pattern 63 is formed in the first region 1
It has an opening pattern corresponding to an element isolation film forming portion of the first region 1a and the second region 11b. Thereafter, the first oxidation preventing film 13 is formed by using the resist pattern 63 as a mask.
a, the second antioxidant film 13b and the pad oxide film 12 are etched. Thus, a first oxidation window 15a reaching the semiconductor substrate 11 is formed in the first antioxidant film 13a and the pad oxide film 12 in the first region 11a, and at the same time, the second antioxidant film 13b and the second antioxidant film 13b in the second region 11b are formed. Second reaching the pad oxide film 12 to the semiconductor substrate 11
An oxidation window 15b is formed.

【0051】その後、第4工程では、図6(5)に示す
ように、上記レジストパターン(63)を除去した後、
900℃〜1100℃で熱酸化処理を行うことによっ
て、第1酸化窓15a及び第2酸化窓15bの底面層に
膜厚400nm〜600nmの酸化膜を成長させ、第1
領域11aに上記酸化膜からなる第1素子分離膜16a
を形成し、第2領域11bに上記酸化膜からなる第2素
子分離膜16bを形成する。
Thereafter, in a fourth step, as shown in FIG. 6 (5), after removing the resist pattern (63),
By performing a thermal oxidation process at 900 ° C. to 1100 ° C., an oxide film having a thickness of 400 nm to 600 nm is grown on the bottom layer of the first oxide window 15a and the second oxide window 15b.
The first element isolation film 16a made of the oxide film is formed in the region 11a.
Is formed, and a second element isolation film 16b made of the oxide film is formed in the second region 11b.

【0052】上記第6実施形態の製造方法では、第1酸
化防止膜13aが形成された第1領域11aに第1素子
分離膜16aが形成され、第1酸化防止膜13aよりも
膜厚の厚い第2酸化防止膜13bが形成された第2領域
11bに第2素子分離膜16bが形成される。このた
め、第1素子分離膜16aは、第2素子分離膜16bよ
りもバーズビークの大きいものになる。したがって、第
1領域11aには、高電圧が印加される周辺素子の分離
に適するバーズビークの大きい第1素子分離膜16aが
形成され、一方、第2領域11bには、微細化された機
能素子の高集積化を妨げることのないバーズビークの小
さい第2素子分離膜16bが形成されることになる。
In the manufacturing method according to the sixth embodiment, the first element isolation film 16a is formed in the first region 11a where the first oxidation prevention film 13a is formed, and has a thickness larger than that of the first oxidation prevention film 13a. The second element isolation film 16b is formed in the second region 11b where the second oxidation prevention film 13b is formed. Therefore, the first element isolation film 16a has a larger bird's beak than the second element isolation film 16b. Therefore, the first element isolation film 16a having a large bird's beak suitable for isolating peripheral elements to which a high voltage is applied is formed in the first area 11a, while the second area 11b is provided with a miniaturized functional element. The second element isolation film 16b having a small bird's beak which does not hinder high integration is formed.

【0053】ここでは、上記第5実施形態と同様に、第
1素子分離膜16aと第2素子分離膜16bとは、同一
の熱酸化処理によって形成され、しかも第1酸化窓15
aの形成と第2酸化窓15bの形成とが同一工程で行わ
れる。このことから、異なる形状の第1素子分離膜16
aと第2素子分離膜16bとを従来方法で形成する場合
と比較して、素子分離膜を形成するための熱酸化処理の
工程と酸化窓の形成工程とを1回に削減することが可能
になる。
Here, as in the fifth embodiment, the first element isolation film 16a and the second element isolation film 16b are formed by the same thermal oxidation treatment, and the first oxidation window 15
The formation of a and the formation of the second oxidation window 15b are performed in the same step. For this reason, the first element isolation films 16 having different shapes are used.
Compared with the case of forming the device isolation film 16a and the second device isolation film 16b by the conventional method, the number of steps of the thermal oxidation process for forming the device isolation film and the process of forming the oxidation window can be reduced to one. become.

【0054】(第7実施形態)図7は、請求項7記載の
発明を適用した半導体装置の製造方法を説明するための
断面工程図であり、以下にこの図を用いて第7実施形態
を説明する。先ず、第1工程では、図7(1)に示すよ
うに、上記半導体基板11上に第1酸化シリコン膜71
を成膜し、当該第1酸化シリコン膜71上に第1窒化シ
リコン膜72を成膜する。その後、第2領域11bの第
1窒化シリコン膜72を覆う形状のレジストパターン
(図示省略)を形成し、このレジストパターンをマスク
に用いて第1領域11aの第1窒化シリコン膜72及び
第1酸化シリコン膜71を全面エッチング除去する。こ
こでは、熱リン酸を用いて第1窒化シリコン膜72をウ
ェットエッチングした後、フッ化水素水を用いて第1酸
化シリコン膜71をウェットエッチングすることとす
る。これによって、第2領域11bにおける半導体基板
11上に、第1酸化シリコン膜71からなる第2パッド
酸化膜12bを形成する。
(Seventh Embodiment) FIG. 7 is a sectional process view for explaining a method of manufacturing a semiconductor device to which the invention of claim 7 is applied. The seventh embodiment will be described below with reference to FIG. explain. First, in a first step, a first silicon oxide film 71 is formed on the semiconductor substrate 11 as shown in FIG.
And a first silicon nitride film 72 is formed on the first silicon oxide film 71. Thereafter, a resist pattern (not shown) having a shape covering the first silicon nitride film 72 in the second region 11b is formed, and the first silicon nitride film 72 and the first oxide film in the first region 11a are formed using this resist pattern as a mask. The entire surface of the silicon film 71 is removed by etching. Here, after the first silicon nitride film 72 is wet-etched using hot phosphoric acid, the first silicon oxide film 71 is wet-etched using hydrogen fluoride water. Thus, a second pad oxide film 12b made of the first silicon oxide film 71 is formed on the semiconductor substrate 11 in the second region 11b.

【0055】次に、上記レジストパターンを除去した
後、図7(2)に示すように、第1窒化シリコン膜72
をマスクに用いた熱酸化処理を行うことによって、第1
領域11aにおける半導体基板11の表面層を酸化成長
させて第1パッド酸化膜12aを形成する。この第1パ
ッド酸化膜12aは、第2パッド酸化膜12bよりも膜
厚が厚くなるように成膜する。以上のようにして、それ
ぞれ個別の工程で膜厚の制御性良く、第1パッド酸化膜
12aと第2パッド酸化膜12bとを形成する。
Next, after removing the resist pattern, the first silicon nitride film 72 is formed as shown in FIG.
By performing a thermal oxidation process using
The first pad oxide film 12a is formed by oxidizing and growing the surface layer of the semiconductor substrate 11 in the region 11a. The first pad oxide film 12a is formed so as to be thicker than the second pad oxide film 12b. As described above, the first pad oxide film 12a and the second pad oxide film 12b are formed in the individual steps with good controllability of the film thickness.

【0056】その後、第1領域11aにおける第1パッ
ド酸化膜12a上及び第2領域11bにおける第1窒化
シリコン膜72上に第2窒化シリコン膜73を成膜す
る。これによって、第1領域11aの第1パッド酸化膜
12a上には、第2窒化シリコン膜73からなる第1酸
化防止膜13aを形成する。一方、第2領域11bの第
2パッド酸化膜12b上には、第1窒化シリコン膜72
と第2窒化シリコン膜73とからなる第2酸化防止膜1
3bを形成する。この第2酸化防止膜13bは、第1酸
化防止膜13aよりも膜厚の厚いものになる。
Thereafter, a second silicon nitride film 73 is formed on the first pad oxide film 12a in the first region 11a and on the first silicon nitride film 72 in the second region 11b. Thus, a first oxidation preventing film 13a made of the second silicon nitride film 73 is formed on the first pad oxide film 12a in the first region 11a. On the other hand, the first silicon nitride film 72 is formed on the second pad oxide film 12b in the second region 11b.
Anti-oxidation film 1 composed of and second silicon nitride film 73
3b is formed. The second antioxidant film 13b is thicker than the first antioxidant film 13a.

【0057】次に、第2工程では、図7(3)に示すよ
うに、リソグラフィー技術によって第1酸化防止膜13
a及び第2酸化防止膜13b上にレジストパターン74
を形成する。このレジストパターン74は、第1領域1
1a及び第2領域11bの素子分離膜形成部分に対応す
る開口パターンを有するものである。その後、このレジ
ストパターン74をマスク用いて第1酸化防止膜13
a、第2酸化防止膜13b、第1パッド酸化膜12a及
び第2パッド酸化膜12bのエッチングを行う。これに
よって、第1領域11aにおける第1酸化防止膜13a
及び第1パッド酸化膜12aに半導体基板11にまで達
する第1酸化窓15aを形成し、これと同時に第2領域
11bにおける第2酸化防止膜13b及び第2パッド酸
化膜12bに半導体基板11にまで達する第2酸化窓1
5bを形成する。
Next, in the second step, as shown in FIG. 7C, the first oxidation preventing film 13 is formed by lithography.
a and a resist pattern 74 on the second oxidation preventing film 13b.
To form The resist pattern 74 is formed in the first region 1
It has an opening pattern corresponding to an element isolation film forming portion of the first region 1a and the second region 11b. Thereafter, the first oxidation preventing film 13 is formed using the resist pattern 74 as a mask.
a, the second oxidation preventing film 13b, the first pad oxide film 12a, and the second pad oxide film 12b are etched. As a result, the first oxidation preventing film 13a in the first region 11a
A first oxidation window 15a is formed in the first pad oxide film 12a to reach the semiconductor substrate 11, and at the same time, the second oxidation prevention film 13b and the second pad oxide film 12b in the second region 11b extend to the semiconductor substrate 11. Second oxidation window 1 reached
5b is formed.

【0058】その後、第3工程では、図7(4)に示す
ように、上記レジストパターン(74)を除去した後、
900℃〜1100℃で熱酸化処理を行うことによっ
て、第1酸化窓15a及び第2酸化窓15bの底面層に
膜厚400nm〜600nmの酸化膜を成長させ、第1
領域11aに上記酸化膜からなる第1素子分離膜16a
を形成し、第2領域11bに上記酸化膜からなる第2素
子分離膜16bを形成する。
Thereafter, in a third step, as shown in FIG. 7D, after removing the resist pattern (74),
By performing a thermal oxidation process at 900 ° C. to 1100 ° C., an oxide film having a thickness of 400 nm to 600 nm is grown on the bottom layer of the first oxide window 15a and the second oxide window 15b.
The first element isolation film 16a made of the oxide film is formed in the region 11a.
Is formed, and a second element isolation film 16b made of the oxide film is formed in the second region 11b.

【0059】上記第7実施形態の製造方法では、第1パ
ッド酸化膜12a及び第1酸化防止膜13aが形成され
た第1領域11aに第1素子分離膜16aが形成され、
第1パッド酸化膜12aよりも膜厚の薄い第2パッド酸
化膜12b及び第1酸化防止膜13aよりも膜厚の厚い
第2酸化防止膜13bが形成された第2領域11bに第
2素子分離膜16bが形成される。このため、第1素子
分離膜16aは、第2素子分離膜16bよりもバーズビ
ークの大きいものになる。したがって、第1領域11a
には、高電圧が印加される周辺素子の分離に適するバー
ズビークの大きい第1素子分離膜16aが形成され、一
方、第2領域11bには、微細化された機能素子の高集
積化を妨げることのないバーズビークの小さい第2素子
分離膜16bが形成されることになる。
According to the manufacturing method of the seventh embodiment, the first element isolation film 16a is formed in the first region 11a where the first pad oxide film 12a and the first oxidation prevention film 13a are formed.
The second element isolation is formed in the second region 11b where the second pad oxide film 12b thinner than the first pad oxide film 12a and the second antioxidant film 13b thicker than the first antioxidant film 13a are formed. The film 16b is formed. Therefore, the first element isolation film 16a has a larger bird's beak than the second element isolation film 16b. Therefore, the first region 11a
Is formed with a first element isolation film 16a having a large bird's beak suitable for isolation of a peripheral element to which a high voltage is applied. On the other hand, in the second region 11b, high integration of miniaturized functional elements is prevented. Thus, the second element isolation film 16b with no bird's beak is formed.

【0060】そして、上記第5実施形態及び第6実施形
態と同様に、第1素子分離膜16aと第2素子分離膜1
6bとは、同一の熱酸化処理によって形成され、しかも
第1酸化窓15aの形成と第2酸化窓15bの形成とが
同一工程で行われる。このことから、異なる形状の第1
素子分離膜16aと第2素子分離膜16bとを従来方法
で形成する場合と比較して、素子分離膜を形成するため
の熱酸化処理の工程と酸化窓の形成工程とを1回に削減
することが可能になる。
Then, similarly to the fifth and sixth embodiments, the first element isolation film 16a and the second element isolation film 1 are formed.
6b is formed by the same thermal oxidation treatment, and the formation of the first oxidation window 15a and the formation of the second oxidation window 15b are performed in the same step. From this, the first shape of the different shape
Compared to the case where the element isolation film 16a and the second element isolation film 16b are formed by a conventional method, the number of steps of a thermal oxidation process for forming an element isolation film and the step of forming an oxidation window are reduced to one. It becomes possible.

【0061】[0061]

【発明の効果】以上説明したように、請求項1に係わる
本発明によれば、第1酸化窓に対してのみ複数回の熱酸
化処理を施すことで、同一のパッド酸化膜及び酸化防止
膜に形成した第1酸化窓と第2酸化窓との底面に異なる
膜厚の素子分離膜が形成されるようにしたので、形状の
異なる素子分離膜を形成する際のパッド酸化膜及び酸化
防止膜の成膜工程を1回に削減することが可能になる。
As described above, according to the first aspect of the present invention, the same pad oxide film and the same anti-oxidation film are obtained by performing the thermal oxidation process only a plurality of times on the first oxidation window. Since the element isolation films having different thicknesses are formed on the bottom surfaces of the first oxidation window and the second oxidation window formed in the step, the pad oxide film and the antioxidant film when the element isolation films having different shapes are formed. Can be reduced to one time.

【0062】さらに、請求項2に係わる発明によれば、
上記請求項1で上記第2酸化窓の形成に続けてその底面
の半導体基板の表面層に溝を形成した後に第2酸化窓に
対して熱酸化処理を施すことで、製造工程を増やすこと
なく第2素子分離膜の表面段差を小さくすることが可能
になる。
Further, according to the second aspect of the present invention,
By forming a groove in the surface layer of the semiconductor substrate on the bottom surface following the formation of the second oxide window in the above-mentioned claim 1 and then performing a thermal oxidation process on the second oxide window, without increasing the number of manufacturing steps The surface step of the second element isolation film can be reduced.

【0063】また、請求項3または請求項4に係わる本
発明によれば、一方の酸化窓底面の半導体基板の表面に
のみ溝を形成することで、同一のパッド酸化膜及び酸化
防止膜に形成した第1酸化窓と第2酸化窓との底面に異
なる形状の素子分離膜が形成されるようにしたので、形
状の異なる素子分離膜を形成する際のパッド酸化膜及び
酸化防止膜の成膜工程を1回に削減することが可能にな
る。
According to the third or fourth aspect of the present invention, the grooves are formed only on the surface of the semiconductor substrate at the bottom of one of the oxide windows, so that the same pad oxide film and the same antioxidant film are formed. Since the element isolation films having different shapes are formed on the bottom surfaces of the first and second oxidation windows, the pad oxide film and the antioxidant film are formed when the element isolation films having different shapes are formed. The number of steps can be reduced to one.

【0064】さらに、請求項5〜請求項7に係わる本発
明によれば、パッド酸化膜及び酸化防止膜の膜厚が異な
る部分に各酸化窓を設けるとで、同一の熱酸化を行って
も各酸化窓にバーズビークの大きさが異なる素子分離膜
が形成されようにしたことで、形状の異なる第1素子分
離膜と第2素子分離膜とを形成する際の各酸化窓の形成
工程及び熱酸化の工程を1回に削減することが可能にな
る。
Further, according to the present invention, since the respective oxide windows are provided in portions where the thicknesses of the pad oxide film and the antioxidant film are different, even if the same thermal oxidation is performed. Since the element isolation films having different bird's beak sizes are formed in each of the oxidation windows, the formation process of each oxidation window and the heat generation when forming the first and second element isolation films having different shapes are performed. The number of oxidation steps can be reduced to one.

【0065】以上から、請求項1〜請求項7に係わる本
発明によれば、半導体装置の製造工程を削減することが
できる。
As described above, according to the first to seventh aspects of the present invention, the number of steps for manufacturing a semiconductor device can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1実施形態の半導体装置の製造方法を説明す
る断面工程図である。
FIG. 1 is a sectional process view illustrating a method for manufacturing a semiconductor device of a first embodiment.

【図2】第2実施形態の半導体装置の製造方法を説明す
る断面工程図である。
FIG. 2 is a sectional process view illustrating a method for manufacturing a semiconductor device of a second embodiment.

【図3】第3実施形態の半導体装置の製造方法を説明す
る断面工程図である。
FIG. 3 is a sectional process view illustrating a method for manufacturing a semiconductor device of a third embodiment.

【図4】第4実施形態の半導体装置の製造方法を説明す
る断面工程図である。
FIG. 4 is a sectional process view illustrating a method for manufacturing a semiconductor device of a fourth embodiment.

【図5】第5実施形態の半導体装置の製造方法を説明す
る断面工程図である。
FIG. 5 is a sectional process view illustrating a method for manufacturing a semiconductor device of a fifth embodiment.

【図6】第6実施形態の半導体装置の製造方法を説明す
る断面工程図である。
FIG. 6 is a sectional process view illustrating a method for manufacturing a semiconductor device of a sixth embodiment.

【図7】第7実施形態の半導体装置の製造方法を説明す
る断面工程図である。
FIG. 7 is a sectional process view illustrating a method for manufacturing a semiconductor device of a seventh embodiment.

【符号の説明】[Explanation of symbols]

11 半導体基板 11a 第1領域 11b 第2領域 12 パッド酸化膜 12a 第1パッド酸化膜 12b 第2パッド酸化膜 13 酸化防止膜 13a 第1酸化防止膜 13b 第2酸化防止膜 15a 第1酸化窓 15b 第2酸化窓 16 酸化膜 16a 第1素子分離膜 16b 第2素子分離膜 h 溝 Reference Signs List 11 semiconductor substrate 11a first region 11b second region 12 pad oxide film 12a first pad oxide film 12b second pad oxide film 13 antioxidant film 13a first antioxidant film 13b second antioxidant film 15a first oxidation window 15b 2 oxide window 16 oxide film 16a first element isolation film 16b second element isolation film h groove

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板の第1領域上と第2領域上と
にパッド酸化膜及び酸化防止膜を下層から順に成膜する
第1工程と、 前記第1領域における前記パッド酸化膜及び酸化防止膜
に前記半導体基板にまで達する第1酸化窓をパターン形
成する第2工程と、 熱酸化法によって、前記第1酸化窓の底面層に酸化膜を
成長させる第3工程と、 前記第2領域における前記パッド酸化膜及び酸化防止膜
に前記半導体基板にまで達する第2酸化窓をパターン形
成する第4工程と、 熱酸化法によって、前記第1酸化窓底面の前記酸化膜を
成長させて第1素子分離膜を形成すると共に、前記第2
酸化窓底面に新たに成長させた酸化膜からなる第2素子
分離膜を形成する第5工程と、 を行うことを特徴とする半導体装置の製造方法。
A first step of sequentially forming a pad oxide film and an antioxidant film on a first region and a second region of a semiconductor substrate from a lower layer, and the pad oxide film and the antioxidant film in the first region. A second step of patterning a first oxide window reaching the semiconductor substrate on the film; a third step of growing an oxide film on a bottom layer of the first oxide window by a thermal oxidation method; A fourth step of patterning a second oxide window reaching the semiconductor substrate on the pad oxide film and the antioxidant film; and growing the oxide film on the bottom surface of the first oxide window by a thermal oxidation method to form a first element. Forming a separation membrane;
Forming a second isolation film made of an oxide film newly grown on the bottom surface of the oxide window.
【請求項2】 請求項1記載の半導体装置の製造方法に
おいて、 前記第4工程と前記第5工程との間に、前記第2酸化窓
底面の半導体基板の表面層のみをエッチングし、当該半
導体基板の表面に溝を形成する工程を行うこと、 を特徴とする半導体装置の製造方法。
2. The method for manufacturing a semiconductor device according to claim 1, wherein only the surface layer of the semiconductor substrate on the bottom surface of the second oxide window is etched between the fourth step and the fifth step. Performing a step of forming a groove in the surface of the substrate.
【請求項3】 半導体基板の第1領域上と第2領域上と
にパッド酸化膜及び酸化防止膜を下層から順に成膜する
第1工程と、 前記第1領域における前記パッド酸化膜及び酸化防止膜
に前記半導体基板にまで達する第1酸化窓をパターン形
成する第2工程と、 熱酸化法によって、前記第1酸化窓の底面層に酸化膜を
成長させる第3工程と、 前記第1酸化窓底面の酸化膜をエッチングし、当該第1
酸化窓底面の半導体基板の表面に溝を形成する第4工程
と、 前記第2領域における前記パッド酸化膜及び酸化防止膜
に前記半導体基板にまで達する第2酸化窓をパターン形
成する第5工程と、 熱酸化法によって、前記第1酸化窓及び前記第2酸化窓
の底面層に酸化膜を成長させ、前記第1領域に当該酸化
膜からなる第1素子分離膜を形成すると共に、前記第2
領域に当該酸化膜からなる第2素子分離膜を形成する第
6工程と、 を行うことを特徴とする半導体装置の製造方法。
3. A first step of sequentially forming a pad oxide film and an antioxidant film on a first region and a second region of a semiconductor substrate from a lower layer, and the pad oxide film and the antioxidant film in the first region. A second step of patterning a first oxide window reaching the semiconductor substrate on the film; a third step of growing an oxide film on a bottom layer of the first oxide window by a thermal oxidation method; The oxide film on the bottom is etched, and the first
A fourth step of forming a groove in the surface of the semiconductor substrate on the bottom surface of the oxidation window; and a fifth step of patterning a second oxidation window reaching the semiconductor substrate in the pad oxide film and the antioxidant film in the second region. An oxide film is grown on a bottom layer of the first oxidation window and the second oxidation window by a thermal oxidation method, and a first element isolation film made of the oxide film is formed in the first region;
Forming a second element isolation film made of the oxide film in the region.
【請求項4】 半導体基板の第1領域上と第2領域上と
にパッド酸化膜及び酸化防止膜を下層から順に成膜する
第1工程と、 前記第1領域における前記酸化防止膜及び前記パッド酸
化膜に前記半導体基板にまで達する第1酸化窓をパター
ン形成すると共に、前記第2領域における前記酸化防止
膜及び前記パッド酸化膜に前記半導体基板にまで達する
第2酸化窓をパターン形成する第2工程と、 熱酸化法によって、前記第1酸化窓及び第2酸化窓の底
面層に酸化膜を成長させる第3工程と、 前記第2酸化窓底面の前記酸化膜のみをエッチングし
て、当該第2領域の半導体基板の表面に溝を形成する第
4工程と、 熱酸化法によって、前記第1酸化窓底面の前記酸化膜を
成長させて第1素子分離膜を形成すると共に、前記第2
領域の酸化窓の底面に新たに成長させた酸化膜からなる
第2素子分離膜を形成する第5工程と、 を行うことを特徴とする半導体装置の製造方法。
4. A first step of sequentially forming a pad oxide film and an antioxidant film on a first region and a second region of a semiconductor substrate from a lower layer, and the antioxidant film and the pad in the first region. Patterning a first oxide window reaching the semiconductor substrate in the oxide film and patterning a second oxide window reaching the semiconductor substrate in the antioxidant film and the pad oxide film in the second region; A third step of growing an oxide film on the bottom layer of the first and second oxide windows by a thermal oxidation method; and etching only the oxide film on the bottom surface of the second oxide window to form the second oxide window. A fourth step of forming a groove in the surface of the semiconductor substrate in the two regions; and growing the oxide film on the bottom surface of the first oxide window by thermal oxidation to form a first element isolation film and forming the second element isolation film.
Forming a second element isolation film made of a newly grown oxide film on the bottom surface of the oxidized window in the region.
【請求項5】 半導体基板の第1領域上に第1パッド酸
化膜を形成し、当該半導体基板の第2領域上に前記第1
パッド酸化膜よりも膜厚の薄い第2酸パッド酸化膜を形
成する第1工程と、 前記第1パッド酸化膜上及び第2パッド酸化膜上に酸化
防止膜を成膜する第2工程と、 前記第1領域における前記酸化防止膜及び前記第1パッ
ド酸化膜に前記半導体基板にまで達する第1酸化窓をパ
ターン形成すると共に、前記第2領域における前記酸化
防止膜及び前記第2パッド酸化膜に前記半導体基板にま
で達する第2酸化窓をパターン形成する第3工程と、 熱酸化法によって、前記第1酸化窓及び前記第2酸化窓
の底面層に酸化膜を成長させ、前記第1領域に当該酸化
膜からなる第1素子分離膜を形成すると共に、前記第2
領域に当該酸化膜からなる第2素子分離膜を形成する第
4工程と、 を行うことを特徴とする半導体装置の製造方法。
5. A first pad oxide film is formed on a first region of a semiconductor substrate, and the first pad oxide film is formed on a second region of the semiconductor substrate.
A first step of forming a second acid pad oxide film thinner than the pad oxide film; a second step of forming an antioxidant film on the first pad oxide film and the second pad oxide film; A first oxidation window reaching the semiconductor substrate is formed in the antioxidant film and the first pad oxide film in the first region by patterning, and the antioxidant film and the second pad oxide film in the second region are formed in the first region. A third step of patterning a second oxide window reaching the semiconductor substrate, and an oxide film is grown on a bottom layer of the first oxide window and the second oxide window by a thermal oxidation method, and is formed on the first region. Forming a first element isolation film made of the oxide film and the second element isolation film;
A fourth step of forming a second element isolation film made of the oxide film in the region.
【請求項6】 半導体基板の第1領域上と第2領域上と
にパッド酸化膜を成膜する第1工程と、 前記第1領域における前記パッド酸化膜上に第1酸化防
止膜を形成し、前記第2領域における当該パッド酸化膜
上に前記第1酸化防止膜よりも膜厚の厚い第2酸化防止
膜を形成する第2工程と、 前記第1領域における前記第1酸化防止膜及び前記パッ
ド酸化膜に前記半導体基板にまで達する第1酸化窓をパ
ターン形成すると共に、前記第2領域における前記第2
酸化防止膜及び前記パッド酸化膜に前記半導体基板にま
で達する第2酸化窓をパターン形成する第3工程と、 熱酸化法によって、前記第1酸化窓及び前記第2酸化窓
の底面層に酸化膜を成長させ、前記第1領域に当該酸化
膜からなる第1素子分離膜を形成すると共に、前記第2
領域に当該酸化膜からなる第2素子分離膜を形成する第
4工程と、 を行うことを特徴とする半導体装置の製造方法。
6. A first step of forming a pad oxide film on a first region and a second region of a semiconductor substrate, and forming a first antioxidant film on the pad oxide film in the first region. A second step of forming a second anti-oxidation film thicker than the first anti-oxidation film on the pad oxide film in the second region; and the first anti-oxidation film in the first region and the second anti-oxidation film. A first oxide window reaching the semiconductor substrate is patterned in the pad oxide film, and the second oxide window in the second region is formed.
A third step of patterning a second oxide window reaching the semiconductor substrate on the antioxidant film and the pad oxide film, and an oxide film on a bottom layer of the first oxide window and the second oxide window by a thermal oxidation method. Is grown, a first element isolation film made of the oxide film is formed in the first region, and the second element isolation film is formed.
A fourth step of forming a second element isolation film made of the oxide film in the region.
【請求項7】 半導体基板の第1領域上に第1パッド酸
化膜及び第1酸化防止膜を下層から順に形成すると共
に、前記半導体基板における第2領域上に前記第1パッ
ド酸化膜よりも膜厚の薄い第2パッド酸化膜及び前記第
1酸化防止膜よりも膜厚の厚い第2酸化防止膜を下層か
ら順に形成する第1工程と、 前記第1領域における前記第1酸化防止膜及び前記第1
パッド酸化膜に前記半導体基板にまで達する第1酸化窓
をパターン形成すると共に、前記第2領域における前記
第2酸化防止膜及び前記第2パッド酸化膜に前記半導体
基板にまで達する第2酸化窓をパターン形成する第2工
程と、 熱酸化法によって、前記第1酸化窓及び前記第2酸化窓
の底面層に酸化膜を成長させ、前記第1領域に当該酸化
膜からなる第1素子分離膜を形成すると共に、前記第2
領域に当該酸化膜からなる第2素子分離膜を形成する第
3工程と、 を行うことを特徴とする半導体装置の製造方法。
7. A first pad oxide film and a first antioxidant film are sequentially formed from a lower layer on a first region of a semiconductor substrate, and a film is formed on a second region of the semiconductor substrate more than the first pad oxide film. A first step of sequentially forming a second pad oxide film having a smaller thickness and a second antioxidant film having a thickness larger than that of the first antioxidant film from a lower layer, and the first antioxidant film and the first antioxidant film in the first region. First
A first oxide window reaching the semiconductor substrate is patterned in the pad oxide film, and a second oxidation window reaching the semiconductor substrate in the second antioxidant film and the second pad oxide film in the second region is formed. A second step of forming a pattern, an oxide film is grown on a bottom layer of the first oxide window and the second oxide window by a thermal oxidation method, and a first element isolation film made of the oxide film is formed in the first region. And forming the second
A third step of forming a second element isolation film made of the oxide film in the region.
JP20574397A 1997-07-31 1997-07-31 Manufacturing method of semiconductor device Expired - Fee Related JP3853916B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20574397A JP3853916B2 (en) 1997-07-31 1997-07-31 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20574397A JP3853916B2 (en) 1997-07-31 1997-07-31 Manufacturing method of semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005157194A Division JP4387984B2 (en) 2005-05-30 2005-05-30 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JPH1154499A true JPH1154499A (en) 1999-02-26
JP3853916B2 JP3853916B2 (en) 2006-12-06

Family

ID=16511930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20574397A Expired - Fee Related JP3853916B2 (en) 1997-07-31 1997-07-31 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP3853916B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032958A (en) * 2004-07-12 2006-02-02 Taiwan Semiconductor Manufacturing Co Ltd Method and apparatus for semiconductor device having low and high voltage transistors
US7550363B2 (en) 2005-08-01 2009-06-23 Samsung Electronics Co., Ltd. Method of fabricating a semiconductor device having first and second trenches using non-concurrently formed hard mask patterns
JP2009302548A (en) * 2009-07-21 2009-12-24 Oki Semiconductor Co Ltd Semiconductor device, and its manufacturing method
JP2013115144A (en) * 2011-11-25 2013-06-10 Toyota Motor Corp Semiconductor device and manufacturing method of the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032958A (en) * 2004-07-12 2006-02-02 Taiwan Semiconductor Manufacturing Co Ltd Method and apparatus for semiconductor device having low and high voltage transistors
US7550363B2 (en) 2005-08-01 2009-06-23 Samsung Electronics Co., Ltd. Method of fabricating a semiconductor device having first and second trenches using non-concurrently formed hard mask patterns
US8148784B2 (en) 2005-08-01 2012-04-03 Samsung Electronics Co., Ltd. Semiconductor device having first and second device isolation layers formed of different insulation materials
JP2009302548A (en) * 2009-07-21 2009-12-24 Oki Semiconductor Co Ltd Semiconductor device, and its manufacturing method
JP2013115144A (en) * 2011-11-25 2013-06-10 Toyota Motor Corp Semiconductor device and manufacturing method of the same

Also Published As

Publication number Publication date
JP3853916B2 (en) 2006-12-06

Similar Documents

Publication Publication Date Title
JPH06163532A (en) Method for isolation of semiconductor element
JPH1154499A (en) Fabrication of semiconductor device
KR100190363B1 (en) Forming element isolation region in semiconductor device
US6391701B1 (en) Semiconductor device and process of fabrication thereof
JP3998288B2 (en) Element isolation method for semiconductor device
JPH06342911A (en) Manufacture of semiconductor device
JP2000100927A (en) Manufacture of semiconductor element having trench element isolating region
JP4387984B2 (en) Manufacturing method of semiconductor device
US6245643B1 (en) Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution
JPH06163528A (en) Fabrication of semiconductor device
JPH06163531A (en) Formation of element isolation region in semiconductor
KR100303438B1 (en) Device isolation method of semiconductor device
KR0143579B1 (en) Forming method element isolation film on the semiconductor device
JPS6331124A (en) Manufacture of semiconductor device
KR100223758B1 (en) Method of forming a device isolation film of semiconductor device
JPH0210729A (en) Formation of field insulating film
KR960010461B1 (en) Manufacturing method of field oxide in semiconductor device
KR0124637B1 (en) Method of forming the isolation on semiconductor device
JPH08298261A (en) Forming method of inter-element isolating region
JPS62131538A (en) Manufacture of semiconductor device
JPS6027144A (en) Manufacture of semiconductor device
JPH06333921A (en) Manufacture of semiconductor device
JPH0982700A (en) Manufacture of semiconductor device
KR19980026851A (en) Separation Device Separation Method
JPH05160120A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060907

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090915

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100915

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100915

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100915

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110915

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120915

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120915

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130915

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees