JPH0982700A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH0982700A
JPH0982700A JP26481095A JP26481095A JPH0982700A JP H0982700 A JPH0982700 A JP H0982700A JP 26481095 A JP26481095 A JP 26481095A JP 26481095 A JP26481095 A JP 26481095A JP H0982700 A JPH0982700 A JP H0982700A
Authority
JP
Japan
Prior art keywords
oxide film
silicon
single crystal
film
field oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP26481095A
Other languages
Japanese (ja)
Inventor
Hideki Fujikake
秀樹 藤掛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP26481095A priority Critical patent/JPH0982700A/en
Publication of JPH0982700A publication Critical patent/JPH0982700A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To prevent micro trenches from being produced in a transistor forming region by a method wherein pinholes are restrained from being formed in a buffer layer when a field oxide film is formed. SOLUTION: A silicon nitride film 5 is selectively formed on the surface of a SIMOX wafer 4, and a silicon single crystal layer 3 as the outermost layer of the SIMOX wafer 4 is selectively and thermally oxidized using the silicon nitride film 5 as a mask, whereby a field oxide film 7 is selectively formed on the SIMOX wafer 4. The silicon nitride film 5, the silicon single crystal layer 3, and a buried oxide film 2 located in a region where no field oxide film 7 is formed are removed, and an MOS-type transistor is formed in an element forming region on the silicon substrate 1 where no field oxide film 7 is formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、LOCOS(Local Oxidation of S
ilicon)法により素子分離を行う半導体装置の製造方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to LOCOS (Local Oxidation of S
The present invention relates to a method of manufacturing a semiconductor device in which element isolation is performed by the (ilicon) method.

【0002】[0002]

【従来の技術】従来の素子分離領域の形成方法として
は、選択酸化法(LOCOS法)が一般的である。しか
し、従来のLOCOS法によると、フィールド酸化膜が
若干シリコン窒化膜直下に入り込んで成長するため、い
わゆるバーズビークが形成されてLSIの高集積化にと
って大きな障害となる。
2. Description of the Related Art As a conventional method for forming an element isolation region, a selective oxidation method (LOCOS method) is generally used. However, according to the conventional LOCOS method, the field oxide film slightly invades directly under the silicon nitride film and grows, so that a so-called bird's beak is formed, which is a great obstacle to high integration of the LSI.

【0003】これを改善するために従来の選択酸化法を
改良した選択酸化法がいくつか提案されている。その1
つは、例えば特開昭56−70644号公報、特開昭6
3−302536号公報または特開平4−357838
号公報に記載されているように、シリコン酸化膜とシリ
コン窒化膜の間にポリシリコン膜を形成し、シリコン窒
化膜をパターニングしてから選択酸化を行う方法(ポリ
バッファーLOCOS法)である。
[0003] In order to improve this, several selective oxidation methods, which are improvements over the conventional selective oxidation method, have been proposed. Part 1
One is, for example, JP-A-56-70644 and JP-A-6-70644.
JP-A-3-302536 or JP-A-4-357838.
As described in Japanese Patent Laid-Open Publication No. 2004-242242, a polysilicon film is formed between a silicon oxide film and a silicon nitride film, the silicon nitride film is patterned, and then selective oxidation is performed (polybuffer LOCOS method).

【0004】[0004]

【発明が解決しようとする課題】ここで、従来のポリバ
ッファーLOCOS法について、図3を参照して説明す
る。まず、図3(a)に示すように、シリコン基板11
上にパッド酸化膜12、ポリシリコン膜13、シリコン
窒化膜14を順次形成した後、図3(b)に示すよう
に、フィールド酸化膜を形成する領域に開孔を有するパ
ターンにシリコン窒化膜14をパターニングする。
The conventional polybuffer LOCOS method will be described with reference to FIG. First, as shown in FIG. 3A, the silicon substrate 11
After the pad oxide film 12, the polysilicon film 13 and the silicon nitride film 14 are sequentially formed on the silicon oxide film 14, the silicon nitride film 14 is formed into a pattern having openings in the region where the field oxide film is formed, as shown in FIG. 3B. Pattern.

【0005】次に、図3(c)に示すように、シリコン
窒化膜14をマスクにした熱処理を施して、フィールド
酸化膜15を形成する。この際、バッファー層としてポ
リシリコン膜13を用いているため、フィールド酸化工
程起因の応力によりトランジスタ形成領域上のポリシリ
コン膜13にピンホール16が発生する。次に、図3
(d)に示すように、シリコン窒化膜14を除去する。
この除去工程において、シリコン窒化膜14を除去する
ための薬液がピンホール16を介してパッド酸化膜12
に進入し、パッド酸化膜12が同時に除去されてしま
う。
Next, as shown in FIG. 3C, a heat treatment is performed using the silicon nitride film 14 as a mask to form a field oxide film 15. At this time, since the polysilicon film 13 is used as the buffer layer, the pinhole 16 is generated in the polysilicon film 13 on the transistor formation region due to the stress caused by the field oxidation process. Next, FIG.
As shown in (d), the silicon nitride film 14 is removed.
In this removal step, a chemical solution for removing the silicon nitride film 14 is passed through the pinhole 16 and the pad oxide film 12 is removed.
And the pad oxide film 12 is removed at the same time.

【0006】その結果、図3(e)に示すように、ポリ
シリコン膜13の除去の際にピンホール16直下のシリ
コン基板11も同時にエッチングされることになる、従
って、図2(f)に示すように、パッド酸化膜12を除
去すると素子形成領域のシリコン基板11にマイクロト
レンチ17が発生するという問題があった。
As a result, as shown in FIG. 3E, when the polysilicon film 13 is removed, the silicon substrate 11 immediately below the pinhole 16 is also etched at the same time. Therefore, as shown in FIG. As shown, when the pad oxide film 12 is removed, there is a problem that the micro-trench 17 is generated in the silicon substrate 11 in the element formation region.

【0007】そこで、本発明の目的は、LOCOS法に
よりフィールド酸化膜を形成する際に、バッファー層に
ピンホールが発生するのを防止することにより、最終的
にトランジスタ形成領域にマイクロトレンチが発生する
のを抑えることができる半導体装置の製造方法を提供す
ることにある。
Therefore, an object of the present invention is to prevent pinholes from being generated in the buffer layer when the field oxide film is formed by the LOCOS method, so that microtrench finally occurs in the transistor formation region. It is an object of the present invention to provide a method for manufacturing a semiconductor device capable of suppressing the occurrence of the above.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の製造方法は、厚いシリコン単
結晶基板と、シリコン酸化膜、薄いシリコン単結晶の積
層構造を有するSOI(Silicon on Insulator)基板を
用い、上記SOI基板表面に、シリコン窒化膜(Si3
4 膜など)を全面に堆積し、前記シリコン窒化膜を素
子分離領域の上記薄いシリコン単結晶を露出させるよう
にパターニングし、露出した素子分離領域の上記薄いシ
リコン単結晶と上記シリコン単結晶基板をシリコン窒化
膜をマスクとして熱酸化することにより素子分離領域に
厚いフィールド酸化膜を形成する。しかる後、フィール
ド酸化膜で囲まれた素子形成領域にトランジスタを形成
する。
In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention is an SOI (Silicon) having a laminated structure of a thick silicon single crystal substrate, a silicon oxide film, and a thin silicon single crystal. on Insulator) substrate, and a silicon nitride film (Si 3
N 4 film, etc.) is deposited on the entire surface, and the silicon nitride film is patterned to expose the thin silicon single crystal in the element isolation region, and the thin silicon single crystal in the exposed element isolation region and the silicon single crystal substrate Is thermally oxidized using the silicon nitride film as a mask to form a thick field oxide film in the element isolation region. Then, a transistor is formed in the element formation region surrounded by the field oxide film.

【0009】つまり、本発明の半導体装置の製造方法
は、第1の単結晶半導体層と第2の単結晶半導体層との
間に埋め込み酸化膜が形成された積層構造を有する半導
体基板を形成する工程と、前記第2の単結晶半導体層上
に窒化膜を選択的に形成する工程と、前記窒化膜をマス
クにして熱処理を施すことにより、前記半導体基板にフ
ィールド酸化膜を選択的に形成する工程と、前記フィー
ルド酸化膜が形成されていない領域の前記窒化膜、前記
第2の単結晶半導体層及び前記埋め込み酸化膜を除去す
る工程と、前記フィールド酸化膜が形成されていない領
域の前記半導体基板にトランジスタを形成する工程とを
具備する。
That is, according to the method of manufacturing a semiconductor device of the present invention, a semiconductor substrate having a laminated structure in which a buried oxide film is formed between the first single crystal semiconductor layer and the second single crystal semiconductor layer is formed. A step, a step of selectively forming a nitride film on the second single crystal semiconductor layer, and a heat treatment using the nitride film as a mask to selectively form a field oxide film on the semiconductor substrate. A step of removing the nitride film, the second single crystal semiconductor layer and the buried oxide film in a region where the field oxide film is not formed, and the semiconductor in a region where the field oxide film is not formed Forming a transistor on the substrate.

【0010】[0010]

【作用】本発明は、第1のシリコン単結晶層/埋め込み
酸化膜/第2のシリコン単結晶層の積層構造を有するS
IMOX(separation by implanted oxygen)ウエハ表
面に選択的に窒化膜を形成し、この窒化膜をマスクにし
て、SIMOXウエハの最上層である第2のシリコン単
結晶層を選択的に熱酸化して、SIMOXウエハに選択
的にフィールド酸化膜を形成し、フィールド酸化膜が形
成されていない素子形成領域のSIMOXウエハ上の窒
化膜と第2のシリコン単結晶層と第2のシリコン単結晶
層下に形成された埋め込み酸化膜とを除去し、フィール
ド酸化膜が形成されていない素子形成領域の第1のシリ
コン単結晶層上にトランジスタを形成することにより、
素子形成領域の第2のシリコン単結晶層にピンホールが
発生しないようにすることが可能となり、素子形成領域
に発生するマイクロトレンチの発生を抑制することが可
能となる。
According to the present invention, S having a laminated structure of the first silicon single crystal layer / buried oxide film / second silicon single crystal layer
A nitride film is selectively formed on the surface of an IMOX (separation by implanted oxygen) wafer, and this nitride film is used as a mask to selectively thermally oxidize the second silicon single crystal layer, which is the uppermost layer of the SIMOX wafer, A field oxide film is selectively formed on the SIMOX wafer, and is formed under the nitride film, the second silicon single crystal layer, and the second silicon single crystal layer on the SIMOX wafer in the element formation region where the field oxide film is not formed. The buried oxide film thus formed is removed, and a transistor is formed on the first silicon single crystal layer in the element formation region where the field oxide film is not formed.
It is possible to prevent pinholes from being generated in the second silicon single crystal layer in the element formation region, and it is possible to suppress generation of micro-trench generated in the element formation region.

【0011】[0011]

【発明の実施の形態】以下、本発明の一つの実施の形態
を、図1に基づき説明する。図1は、本発明の第1の実
施の形態を示す製造工程図である。
DETAILED DESCRIPTION OF THE INVENTION One embodiment of the present invention will be described below with reference to FIG. FIG. 1 is a manufacturing process diagram showing a first embodiment of the present invention.

【0012】まず、図1(a)に示すように、単結晶の
シリコン基板1に酸素をイオン注入した後にアニール処
理することにより、シリコン基板(第1の単結晶半導体
層)1、埋め込み酸化膜2、シリコン単結晶層(第2の
単結晶半導体層)3の積層構造のSIMOX用ウエハ4
を形成する。本実施の形態では、埋め込み酸化膜2の膜
厚を20nm程度、薄いシリコン単結晶層3の膜厚を5
0nm程度にした。
First, as shown in FIG. 1A, a single crystal silicon substrate 1 is ion-implanted with oxygen and then annealed to form a silicon substrate (first single crystal semiconductor layer) 1, a buried oxide film. 2. SIMOX wafer 4 having a laminated structure of a silicon single crystal layer (second single crystal semiconductor layer) 3.
To form In the present embodiment, the film thickness of the buried oxide film 2 is about 20 nm and the film thickness of the thin silicon single crystal layer 3 is 5 nm.
It was set to about 0 nm.

【0013】次に、図1(b)に示すように、CVD技
術により膜厚250nm程度のシリコン窒化膜5をシリ
コン単結晶層3上の全面に形成する。
Next, as shown in FIG. 1B, a silicon nitride film 5 having a thickness of about 250 nm is formed on the entire surface of the silicon single crystal layer 3 by the CVD technique.

【0014】次に、図1(c)に示すように、フォトリ
ソグラフィ技術及び周知の異方性ドライエッチング技術
により素子分離領域6のシリコン窒化膜5を選択的に除
去する。
Next, as shown in FIG. 1C, the silicon nitride film 5 in the element isolation region 6 is selectively removed by the photolithography technique and the well-known anisotropic dry etching technique.

【0015】次に、図1(d)に示すように、酸化拡散
技術により、1000℃、H2 O/O2 =10:1の雰
囲気中で素子分離領域6の薄いシリコン単結晶層3とシ
リコン基板1を選択酸化して、膜厚400nm程度のフ
ィールド酸化膜7を形成する。この時、バッファー層が
薄いシリコン単結晶層3であるため、従来のようにバッ
ファー層としてポリシリコン膜を用いた場合のようなピ
ンホールはシリコン単結晶層3に発生しない。
Next, as shown in FIG. 1D, a thin silicon single crystal layer 3 of the element isolation region 6 is formed by an oxidation diffusion technique in an atmosphere of 1000 ° C. and H 2 O / O 2 = 10: 1. The silicon substrate 1 is selectively oxidized to form a field oxide film 7 having a film thickness of about 400 nm. At this time, since the buffer layer is the thin silicon single crystal layer 3, pinholes unlike the conventional case where a polysilicon film is used as the buffer layer do not occur in the silicon single crystal layer 3.

【0016】次に、図1(e)に示すように、熱リン酸
中でシリコン窒化膜5を除去する。
Next, as shown in FIG. 1E, the silicon nitride film 5 is removed in hot phosphoric acid.

【0017】次に、図1(f)に示すように、異方性ド
ライエッチングにより薄いシリコン単結晶層3を除去す
る。この時、埋め込み酸化膜2がリン酸により一切除去
されないため、薄いシリコン単結晶層3の除去の際に素
子形成領域8のシリコン基板1にマイクロトレンチは発
生しない。
Next, as shown in FIG. 1F, the thin silicon single crystal layer 3 is removed by anisotropic dry etching. At this time, since the buried oxide film 2 is not removed by phosphoric acid at all, no micro-trench occurs in the silicon substrate 1 in the element formation region 8 when the thin silicon single crystal layer 3 is removed.

【0018】その後、図1(g)に示すように、素子形
成領域のシリコン基板1上の埋め込み酸化膜2を除去す
る。
Thereafter, as shown in FIG. 1G, the buried oxide film 2 on the silicon substrate 1 in the element forming region is removed.

【0019】次に、図2に示すように、シリコン基板1
上全面に熱酸化によるゲート酸化膜9と、このゲート酸
化膜9上に不純物を含有する多結晶シリコン膜10と、
CVD法によるシリコン酸化膜21を順次形成する。そ
の後、フォトリソグラフィ技術により、ゲート絶縁膜
9、多結晶シリコン膜10、シリコン酸化膜21を選択
的にパターニングし、この多結晶シリコン膜10をゲー
ト電極形状に加工する。ゲート電極10の両側のシリコ
ン基板1中に接合深さの浅い不純物拡散層18を形成し
た後、シリコン基板1上全面にCVD法によるシリコン
酸化膜を堆積する。このシリコン酸化膜をエッチバック
して、ゲート電極の側壁にシリコン酸化膜からなるサイ
ドウォール酸化膜19を形成する。その後、シリコン酸
化膜21及びサイドウォール酸化膜19をマスクにし、
シリコン基板1に不純物をイオン注入し、シリコン基板
1中に接合深さの深い不純物拡散層20を形成する。
Next, as shown in FIG. 2, the silicon substrate 1
A gate oxide film 9 formed by thermal oxidation on the entire upper surface, a polycrystalline silicon film 10 containing impurities on the gate oxide film 9,
A silicon oxide film 21 is sequentially formed by the CVD method. After that, the gate insulating film 9, the polycrystalline silicon film 10, and the silicon oxide film 21 are selectively patterned by photolithography, and the polycrystalline silicon film 10 is processed into a gate electrode shape. After forming the impurity diffusion layer 18 having a shallow junction depth in the silicon substrate 1 on both sides of the gate electrode 10, a silicon oxide film is deposited on the entire surface of the silicon substrate 1 by the CVD method. The silicon oxide film is etched back to form a sidewall oxide film 19 made of a silicon oxide film on the sidewall of the gate electrode. Then, using the silicon oxide film 21 and the sidewall oxide film 19 as a mask,
Impurities are ion-implanted into the silicon substrate 1 to form an impurity diffusion layer 20 having a deep junction depth in the silicon substrate 1.

【0020】以上の工程により、シリコン基板1にフィ
ールド酸化膜7と、MOS型のトランジスタ22を形成
する。
Through the above steps, the field oxide film 7 and the MOS transistor 22 are formed on the silicon substrate 1.

【0021】本発明の実施の形態としての半導体装置の
製造方法は、SIMOX用ウエハ4表面に選択的にシリ
コン窒化膜5を形成し、シリコン窒化膜5をマスクにし
て、SIMOX用ウエハ4の最上層であるシリコン単結
晶3を選択的に熱酸化して、SIMOX用ウエハ4に選
択的にフィールド酸化膜7を形成し、フィールド酸化膜
7が形成されていない領域のシリコン窒化膜5、シリコ
ン単結晶3とこのシリコン単結晶3下に形成された埋め
込み酸化膜2を除去し、フィールド酸化膜7が形成され
ていない素子形成領域の単結晶構造のシリコン基板1に
MOS型のトランジスタを形成することにより、フィー
ルド酸化膜7を形成する際に、バッファー層のピンホー
ルの発生を抑えて、素子形成領域8に発生するマイクロ
トレンチの発生を抑えるものである。
In the method of manufacturing a semiconductor device according to the embodiment of the present invention, the silicon nitride film 5 is selectively formed on the surface of the SIMOX wafer 4, and the silicon nitride film 5 is used as a mask to remove the maximum amount of the SIMOX wafer 4. The upper layer silicon single crystal 3 is selectively thermally oxidized to selectively form the field oxide film 7 on the SIMOX wafer 4, and the silicon nitride film 5 and the silicon single film in the region where the field oxide film 7 is not formed are formed. The crystal 3 and the buried oxide film 2 formed under the silicon single crystal 3 are removed, and a MOS transistor is formed on the silicon substrate 1 having a single crystal structure in the element formation region where the field oxide film 7 is not formed. As a result, when forming the field oxide film 7, generation of pinholes in the buffer layer is suppressed, and generation of micro-trench in the element formation region 8 is prevented. It is obtain things.

【0022】[0022]

【発明の効果】本発明によれば、素子分離領域形成の際
に、トランジスタ形成領域のシリコン基板表面にマイク
ロトレンチが発生しないので、本発明は半導体装置の製
造にとって極めて有用である。
According to the present invention, since the micro-trench does not occur on the surface of the silicon substrate in the transistor formation region when forming the element isolation region, the present invention is extremely useful for manufacturing a semiconductor device.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施形態を製造工程順に示す断面図
である。
FIG. 1 is a sectional view showing an embodiment of the present invention in the order of manufacturing steps.

【図2】本発明の一実施形態を製造工程順に示す断面図
である。
FIG. 2 is a cross-sectional view showing an embodiment of the present invention in the order of manufacturing steps.

【図3】従来の半導体装置の製造方法を工程順に示す断
面図である。
FIG. 3 is a cross-sectional view showing a conventional method for manufacturing a semiconductor device in the order of steps.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 埋め込み酸化膜 3 単結晶シリコン層 4 ウェハ 5 シリコン窒化膜 6 素子分離領域 7 フィールド酸化膜 8 素子形成領域 9 ゲート酸化膜 1 Silicon Substrate 2 Buried Oxide Film 3 Single Crystal Silicon Layer 4 Wafer 5 Silicon Nitride Film 6 Element Isolation Area 7 Field Oxide Film 8 Element Formation Area 9 Gate Oxide Film

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 第1の単結晶半導体層と第2の単結晶半
導体層との間に埋め込み酸化膜が形成された積層構造を
有する半導体基板を形成する工程と、 前記第2の単結晶半導体層上に窒化膜を選択的に形成す
る工程と、 前記窒化膜をマスクにして熱処理を施すことにより、前
記半導体基板にフィールド酸化膜を選択的に形成する工
程と、 前記フィールド酸化膜が形成されていない領域の前記窒
化膜、前記第2の単結晶半導体層及び前記埋め込み酸化
膜を除去する工程と、 前記フィールド酸化膜が形成されていない領域の前記半
導体基板にトランジスタを形成する工程とを具備するこ
とを特徴とする半導体装置の製造方法。
1. A step of forming a semiconductor substrate having a laminated structure in which a buried oxide film is formed between a first single crystal semiconductor layer and a second single crystal semiconductor layer, and the second single crystal semiconductor. A step of selectively forming a nitride film on the layer; a step of selectively forming a field oxide film on the semiconductor substrate by performing heat treatment using the nitride film as a mask; and a step of forming the field oxide film. A step of removing the nitride film, the second single crystal semiconductor layer and the buried oxide film in a region where no field oxide film is formed, and a step of forming a transistor in the semiconductor substrate in a region where the field oxide film is not formed. A method of manufacturing a semiconductor device, comprising:
JP26481095A 1995-09-19 1995-09-19 Manufacture of semiconductor device Withdrawn JPH0982700A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26481095A JPH0982700A (en) 1995-09-19 1995-09-19 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26481095A JPH0982700A (en) 1995-09-19 1995-09-19 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH0982700A true JPH0982700A (en) 1997-03-28

Family

ID=17408535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26481095A Withdrawn JPH0982700A (en) 1995-09-19 1995-09-19 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH0982700A (en)

Similar Documents

Publication Publication Date Title
US5151381A (en) Method for local oxidation of silicon employing two oxidation steps
KR100234408B1 (en) Isolatoin Method for Smiconductor Device
JP3500820B2 (en) Method for manufacturing semiconductor device
JPH06163532A (en) Method for isolation of semiconductor element
KR100344913B1 (en) Method of manufacturing semiconductor device
JPS6174350A (en) Manufacture of semiconductor device
JPH06232247A (en) Manufacturing of semiconductor layer isolated on insulation layer
JPH0982700A (en) Manufacture of semiconductor device
JPH06163528A (en) Fabrication of semiconductor device
JPS62186551A (en) Manufacture of semiconductor device
JPH1154499A (en) Fabrication of semiconductor device
JPH01295438A (en) Manufacture of semiconductor device
JPS6322065B2 (en)
JPH06120332A (en) Semiconductor device
JPS59177941A (en) Manufacture of element isolation region
JPH023257A (en) Semiconductor device having field shield structure and its manufacture
JPH05326497A (en) Manufacture of semiconductor device
JPS6331124A (en) Manufacture of semiconductor device
JPS6037614B2 (en) Manufacturing method of semiconductor device
JPS62291941A (en) Method for isolating elements in semiconductor device
JPS6390150A (en) Manufacture of semiconductor device
JPH06163531A (en) Formation of element isolation region in semiconductor
JPH09129876A (en) Manufacture of semiconductor device
JPS6360534B2 (en)
JPS62213143A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20021203