JPS6331124A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPS6331124A JPS6331124A JP17455586A JP17455586A JPS6331124A JP S6331124 A JPS6331124 A JP S6331124A JP 17455586 A JP17455586 A JP 17455586A JP 17455586 A JP17455586 A JP 17455586A JP S6331124 A JPS6331124 A JP S6331124A
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- nitride film
- bird
- films
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 38
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 38
- 150000002500 ions Chemical class 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 230000003647 oxidation Effects 0.000 claims abstract description 7
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 7
- 230000001133 acceleration Effects 0.000 claims abstract description 4
- 238000002955 isolation Methods 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims 1
- 241000293849 Cordylanthus Species 0.000 abstract description 18
- 238000000034 method Methods 0.000 abstract description 8
- 238000005468 ion implantation Methods 0.000 abstract description 7
- 230000010354 integration Effects 0.000 abstract description 5
- 210000003323 beak Anatomy 0.000 abstract 1
- 239000002344 surface layer Substances 0.000 abstract 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- -1 silicon ions Chemical class 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、特に高密度に多数の素子が形成されるよう
にしたＬＳＩ等において、上記各素子の分離領域が効果
的に形成されるようし、集積度がさらに向上されるよう
に改良した半導体装置の製造方法に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention is particularly directed to an LSI or the like in which a large number of elements are formed at high density, so that isolation regions for each element can be effectively formed. The present invention also relates to a method of manufacturing a semiconductor device that is improved so that the degree of integration is further improved.
［従来の技術］
ＬＳＩ等の半導体装置にあっては、１つの半導体基板上
に多数の素子が配列形成されているものであり、その各
素子間は素子分離領域によってそれぞれ区分されるよう
になっている。このような素子分離領域を形成する手段
としては、例えばＬＯＧＯＳと呼ばれる選択酸化法が知
られている。[Prior Art] In a semiconductor device such as an LSI, a large number of elements are arranged and formed on one semiconductor substrate, and each element is separated by an element isolation region. ing. As a means for forming such an element isolation region, for example, a selective oxidation method called LOGOS is known.
この加工方法は、半導体基板上の素子領域に対応した部
分にシリコン窒化膜を形成し、このシリコン窒化膜をマ
スクとして熱酸化処理を施して、上記シリコン窒化膜の
存在しない部分に素子分離用の熱酸化膜を形成するよう
にしているものである。In this processing method, a silicon nitride film is formed on a portion of the semiconductor substrate corresponding to the element region, and a thermal oxidation process is performed using this silicon nitride film as a mask, and a silicon nitride film is formed on the portion where the silicon nitride film does not exist for element isolation. A thermal oxide film is formed.
この方法は、加工工程が単純であり且つ安定しているも
のであるが、ＬＳＩの微細化のために大きな問題点が存
在する。Although this method has simple and stable processing steps, there are major problems due to miniaturization of LSI.
すなわち、シリコン窒化膜によるパターンマスク用いて
熱酸化膜を形成する際に、上記マスクの周辺部分におい
て、そのマスクの下の部分までも酸化されるようになり
、シリコン窒化膜の領域までも含むような状態で熱酸化
膜が形成されるようになる。これはバーズビークと称さ
れるもので、このバーズビークとなる不要領域の幅が約
０． ６ｍｍ程度にもなる。In other words, when a thermal oxide film is formed using a patterned mask made of silicon nitride film, the periphery of the mask becomes oxidized even under the mask, including the area of the silicon nitride film. A thermal oxide film is formed under such conditions. This is called a bird's beak, and the width of the unnecessary area that becomes this bird's beak is approximately 0. It becomes about 6mm.
したがって、素子領域となる部分は、上記シリコン窒化
膜の形成された領域から、上記バーズビーク領域を差引
いた領域となり、結果的に素子分離領域が上記バーズビ
ーク領域を含むようになって、この素子分離領域の素子
全体に占める領域が拡大されるようになる。すなわち、
集積密度を充分に向上させるために大きな障害となる。Therefore, the portion that becomes the element region is the region where the silicon nitride film is formed minus the bird's beak region, and as a result, the element isolation region includes the bird's beak region, and this element isolation region The area occupied by the entire element is expanded. That is,
This poses a major obstacle to sufficiently increasing the integration density.
［発明が解決しようとする問題点］
この発明は上記のよな点に鑑みなされたもので、特に素
子分離領域の幅を確実に小さなものとして設定できるよ
うにし、素子領域が効果的に分離設定されるようにし、
特に上記バーズビーク部分が素子領域として使用できる
ような状態として、集積密度が効果的に向上されるよう
にする半導体装置の製造方法を提供しようとするもので
ある。[Problems to be Solved by the Invention] The present invention has been made in view of the above-mentioned points. In particular, the width of the element isolation region can be reliably set to a small value, so that the element region can be effectively isolated. so that
In particular, it is an object of the present invention to provide a method of manufacturing a semiconductor device in which the bird's beak portion can be used as an element region and the integration density can be effectively improved.
［問題点を解決するための手段］
すなわち、この発明に係る半導体装置の製造方法にあっ
ては、半導体基板表面部分に従来と同様に素子領域に対
応してシリコン窒化膜パターンを形成すると共に、この
パターンを利用して熱酸化膜を形成するものであるが、
その後上記シリコン窒化膜を通過しない程度の加速エネ
ルギーで上記熱酸化膜にイオン注入し、シリコン窒化膜
領域を除く熱酸化膜表面に改質層を形成する。そして、
上記シリコン窒化膜が除去された後、５ｔｏ３をエツチ
ングすると主としてバーズビーク部分だけがをエツチン
グ除去させるようにするものである。[Means for Solving the Problems] That is, in the method of manufacturing a semiconductor device according to the present invention, a silicon nitride film pattern is formed on the surface portion of a semiconductor substrate corresponding to the element region as in the conventional method, and This pattern is used to form a thermal oxide film.
Thereafter, ions are implanted into the thermal oxide film with an acceleration energy that does not pass through the silicon nitride film to form a modified layer on the surface of the thermal oxide film except for the silicon nitride film region. and,
After the silicon nitride film is removed, when the 5to3 is etched, only the bird's beak portion is etched away.
［作用コ
上記のような製造方法にあっては、熱酸化膜を形成する
工程において、シリコン窒化膜の下の部分までも酸化膜
が形成されるようになり、バーズビークが形成されるよ
うになる。しかし、イオン注入による処理を施すことに
よって、シリコン窒化膜以外の部分の熱酸化膜表面に改
質層が形成されるようになっている。したがって、シリ
コン窒化膜を除去した後Ｓｔ ０３をエツチングすると
、改質層の存在しないバーズビーク部分が主として選択
エツチングされるようになり、結果的にシリコン窒化膜
の存在していた領域が素子領域として設定され、このシ
リコン窒化膜の存在していなかった領域のみが素子分離
領域とされるようになる。[Operations] In the manufacturing method described above, in the step of forming a thermal oxide film, the oxide film is formed even under the silicon nitride film, resulting in the formation of a bird's beak. . However, by performing ion implantation treatment, a modified layer is formed on the surface of the thermal oxide film in areas other than the silicon nitride film. Therefore, when St03 is etched after removing the silicon nitride film, the bird's beak portion where no modified layer is present is mainly selectively etched, and as a result, the region where the silicon nitride film was present is set as the element region. Then, only the region where this silicon nitride film did not exist becomes an element isolation region.
［発明の実施例］ 以下、図面を参照してこの発明の一実施例を説明する。[Embodiments of the invention] Hereinafter, one embodiment of the present invention will be described with reference to the drawings.
この実施例にあっては、ポリシリコンゲートＣ−ＭＯＳ
のような場合の例を示しているもので、その他にバイポ
ーラデバイス等に対しても同様に実施できるものである
。In this embodiment, polysilicon gate C-MOS
This example shows a case like this, and it can be implemented similarly for other bipolar devices and the like.
まず、第１図で示すようにシリコンウェハ状の半導体基
板１１の表面には、薄いシリコン酸化膜によるパッド酸
化膜１２が全面に形成されている。そして、このパッド
酸化膜１２の表面上には、ＣＶＤ法等の手段によってシ
リコン窒化膜を形成するもので、このシリコン窒化膜は
ホトエツチング等の手段によって所定のパターンでエツ
チング処理し、シリコン窒化膜マスク１３が形成される
ようにする。First, as shown in FIG. 1, a pad oxide film 12 made of a thin silicon oxide film is formed over the entire surface of a silicon wafer-shaped semiconductor substrate 11. Then, a silicon nitride film is formed on the surface of this pad oxide film 12 by a means such as a CVD method. 13 is formed.
この場合、このシリコン窒化膜の存在する部分の幅Ｗの
範囲を素子領域とされるようにするものであり、このシ
リコン窒化膜の存在しない部分が素子分離領域とされる
ようにしているものである。In this case, the range of the width W of the part where the silicon nitride film is present is set as the element region, and the part where this silicon nitride film is not present is set as the element isolation region. be.
次に、上記シリコン窒化膜マスク１３部分を除く半導体
基板１１の表面部分を熱酸化させるようにするものであ
り、この熱酸化処理によって厚い熱酸化膜１４が形成さ
せる（ＬＯＧＯＳ酸化）。このような熱酸化処理を施す
ことによって、シリコン窒化マスク１３の下の部分まで
幅ΔＷだけ侵入する状態で断面くさび状になるようなバ
ーズビーク１４１と称される酸化膜が形成されるように
なり、このバーズビーク１４１部分を除く範囲はＷｌで
示すように小さなものとなる。Next, the surface portion of the semiconductor substrate 11 except for the silicon nitride film mask 13 is thermally oxidized, and a thick thermal oxide film 14 is formed by this thermal oxidation treatment (LOGOS oxidation). By performing such thermal oxidation treatment, an oxide film called a bird's beak 141 is formed, which has a wedge-shaped cross section and penetrates the lower part of the silicon nitride mask 13 by a width ΔW. The range excluding this bird's beak 141 portion is small as shown by Wl.
このようにして熱酸化膜１４が形成されたならば、この
半導体基板１１の全面に、第３図で示すようにＳｉ、Ｎ
、Ｃ等のイオン注入を行う。このイオン注入工程におい
て、イオン注入の加速エネルギーは、イオンがシリコン
窒化膜マスク１３を通過しない範囲のものに選定する。Once the thermal oxide film 14 is formed in this way, the entire surface of the semiconductor substrate 11 is covered with Si, N, and N as shown in FIG.
, C, etc. are implanted. In this ion implantation process, the acceleration energy for ion implantation is selected within a range that does not allow ions to pass through the silicon nitride film mask 13.
したがって、このイオン注入工程によって上記バーズビ
ーク１４１部分を除く熱酸化膜１４の表面にイオンが注
入されるようになり、このイオン注入部の酸化膜１４の
表面が改質され、表面改質層１５が形成されるようにな
る。Therefore, through this ion implantation step, ions are implanted into the surface of the thermal oxide film 14 except for the bird's beak 141 portion, and the surface of the oxide film 14 at this ion implantation portion is modified, and the surface modified layer 15 is begins to form.
この場合、例えばシリコンイオンが注入されたものとす
ると、シリコンリッチ（ＳｉＯｘ）が、Ｎイオン注入の
場合はオキシナイトライドが改質層１５として形成され
るようになる。このような改質層１５は、フッ酸等に対
するエッチ速度が通常の酸化シリコンよりかなり小さな
ものとなるものである。In this case, for example, if silicon ions are implanted, silicon-rich (SiOx) will be formed as the modified layer 15, and if N ions are implanted, oxynitride will be formed as the modified layer 15. Such a modified layer 15 has a considerably lower etch rate with respect to hydrofluoric acid or the like than ordinary silicon oxide.
このように表面改質層１５が形成されたならば、適宜熱
処理を施した後、第４図で示すようにシリコン窒化膜マ
スク１３を除去させるようにする。Once the surface modified layer 15 has been formed in this manner, the silicon nitride film mask 13 is removed as shown in FIG. 4 after an appropriate heat treatment is performed.
このシリコン窒化膜マスク１３の除去手段は、例えばリ
ン酸等によるウェットエツチング、あるいはフッ素プラ
ズマ等によるドライエツチングによる通常の手段で行わ
れるもので、このようなエツチング処理によってシリコ
ン窒化膜マスク１３のみが選択的にエツチング除去され
るようにする。The silicon nitride film mask 13 is removed by conventional means such as wet etching using phosphoric acid or dry etching using fluorine plasma, etc. Only the silicon nitride film mask 13 is selected by such etching treatment. so that it can be removed by etching.
このようにしてシリコン窒化膜マスク１３が除去された
後、フッ酸溶液等によって５ｔｏ２エツチングすると、
上記表面改質層１５の存在しないバーズビーク１４１部
分が、第５図で示すように主として選択エツチングされ
るようになる。After the silicon nitride film mask 13 is removed in this way, 5to2 etching is performed using a hydrofluoric acid solution or the like.
The bird's beak 141 portion where the surface modification layer 15 does not exist is mainly selectively etched as shown in FIG.
すなわち、バーズビーク１４１は有効に除去されるよう
になり、熱酸化膜１４で区画された範囲の幅Ｗ２は、前
記Ｗｌに比較して充分に大きく設定されるようになる。That is, the bird's beak 141 is effectively removed, and the width W2 of the range defined by the thermal oxide film 14 is set to be sufficiently larger than Wl.
そして、このＷ２の範囲が素子領域として設定されるよ
うになるもので、この領域の幅Ｗ２はシリコン窒化膜マ
スク１３の幅Ｗにほぼ等しい状態とされるようになる。The range W2 is set as the element region, and the width W2 of this region is approximately equal to the width W of the silicon nitride film mask 13.
したがって、素子分離領域を充分小さなものとすること
ができるようになり、素子の微細化、チップサイズの縮
小化が可能とされるようになるものである。Therefore, the element isolation region can be made sufficiently small, making it possible to miniaturize the elements and reduce the chip size.
［発明の効果コ
以上のようにこの発明に係る半導体の製造方法によれば
、ＬＯＧＯＳ酸化膜の形成後に、シリコン窒化膜マスク
を介してイオン注入することによって、このマスクの下
のバーズビーク部分を除いて上記酸化膜の表面が改質さ
れるようになるものであり、この改質部分のエツチング
速度を変化させることができる。したがって、上記シリ
コン窒化膜マスクの除去後に、上記バーズビーク部分が
有効に除去することが可能となるものであり、素子分離
領域が充分微細化して形成されるようになって、半導体
装置の集積度の向上等に大きな効果が発揮されるように
なるものである。[Effects of the Invention] As described above, according to the semiconductor manufacturing method according to the present invention, after the LOGOS oxide film is formed, ions are implanted through a silicon nitride film mask to remove the bird's beak portion under this mask. The surface of the oxide film is thereby modified, and the etching rate of this modified portion can be changed. Therefore, after removing the silicon nitride film mask, the bird's beak portion can be effectively removed, and the element isolation region can be formed with sufficient miniaturization, increasing the degree of integration of semiconductor devices. This will have a great effect on improvement.
第１図乃至第５図は、それぞれこの発明の一実施例に係
る半導体装置の製造過程を順次説明する断面構成図であ
る。
１１・・・半導体基板、１２・・・パッド酸化膜、１３
・・・シリコン窒化膜マスク、１４・・・熱酸化膜、１
４１・・・バーズビーク、１５・・・表面改質層。1 to 5 are cross-sectional configuration diagrams sequentially illustrating the manufacturing process of a semiconductor device according to an embodiment of the present invention. 11... Semiconductor substrate, 12... Pad oxide film, 13
...Silicon nitride film mask, 14...Thermal oxide film, 1
41...Bird's beak, 15...Surface modification layer.
Claims (1)
にシリコン窒化膜のパターンを形成するパターン形成工
程と、 上記シリコン窒化膜の形成された半導体基板表面部分の
、上記シリコン窒化膜部分を除いた領域に熱酸化膜を形
成させる熱酸化工程と、 上記シリコン窒化膜の領域範囲を除く上記熱酸化膜の表
面に改質層を形成させるように、上記シリコン窒化膜を
通さない範囲の加速エネルギーで上記熱酸化膜を有する
表面にイオン注入する工程と、 上記シリコン窒化膜部分を除去するエッチング工程とを
具備し、 上記シリコン窒化膜の存在した部分が素子領域とされる
ように、上記熱酸化膜で素子分離領域が形成されるよう
にしたことを特徴とする半導体装置の製造方法。[Claims] A pattern forming step of forming a pattern of a silicon nitride film in an element formation region on the surface of a semiconductor substrate via a pad oxide film; a thermal oxidation step of forming a thermal oxide film in a region excluding the nitride film portion; and a step of passing the silicon nitride film through the silicon nitride film so as to form a modified layer on the surface of the thermal oxide film excluding the region of the silicon nitride film. a step of implanting ions into the surface having the thermal oxide film with an acceleration energy within a range of A method of manufacturing a semiconductor device, characterized in that an element isolation region is formed using the thermal oxide film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61174555A JP2586431B2 (en) | 1986-07-24 | 1986-07-24 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61174555A JP2586431B2 (en) | 1986-07-24 | 1986-07-24 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6331124A true JPS6331124A (en) | 1988-02-09 |
| JP2586431B2 JP2586431B2 (en) | 1997-02-26 |
Family
ID=15980604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61174555A Expired - Lifetime JP2586431B2 (en) | 1986-07-24 | 1986-07-24 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2586431B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5019526A (en) * | 1988-09-26 | 1991-05-28 | Nippondenso Co., Ltd. | Method of manufacturing a semiconductor device having a plurality of elements |
| US5334550A (en) * | 1989-01-09 | 1994-08-02 | Texas Instruments Incorporated | Method of producing a self-aligned window at recessed intersection of insulating regions |
| US5445990A (en) * | 1993-05-21 | 1995-08-29 | Hyundai Electronics Industries Co., Ltd. | Method for forming a field oxide film in a semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56103445A (en) * | 1980-01-22 | 1981-08-18 | Fujitsu Ltd | Production of semiconductor device |
| JPS5741101A (en) * | 1980-08-21 | 1982-03-08 | Toshiba Corp | Processing of flange for vacuum |
-
1986
- 1986-07-24 JP JP61174555A patent/JP2586431B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56103445A (en) * | 1980-01-22 | 1981-08-18 | Fujitsu Ltd | Production of semiconductor device |
| JPS5741101A (en) * | 1980-08-21 | 1982-03-08 | Toshiba Corp | Processing of flange for vacuum |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5019526A (en) * | 1988-09-26 | 1991-05-28 | Nippondenso Co., Ltd. | Method of manufacturing a semiconductor device having a plurality of elements |
| US5334550A (en) * | 1989-01-09 | 1994-08-02 | Texas Instruments Incorporated | Method of producing a self-aligned window at recessed intersection of insulating regions |
| US5445990A (en) * | 1993-05-21 | 1995-08-29 | Hyundai Electronics Industries Co., Ltd. | Method for forming a field oxide film in a semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2586431B2 (en) | 1997-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2521611B2 (en) | Method of manufacturing CMOS having twin well | |
| JP3701326B2 (en) | Device isolation method for integrated circuit | |
| JPH03145730A (en) | Manufacture of ic semiconductor device | |
| US5397732A (en) | PBLOCOS with sandwiched thin silicon nitride layer | |
| JPH06163532A (en) | Method for isolation of semiconductor element | |
| JPH0628282B2 (en) | Method for manufacturing semiconductor device | |
| JPS6331124A (en) | Manufacture of semiconductor device | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| JP2822211B2 (en) | Method for manufacturing semiconductor device | |
| JP2707901B2 (en) | Method for manufacturing semiconductor device | |
| JP4180809B2 (en) | Manufacturing method of semiconductor device | |
| JPH0316150A (en) | Manufacture of semiconductor element | |
| JPS63152155A (en) | Manufacture of semiconductor device | |
| JPS59181639A (en) | Manufacture of semiconductor device | |
| JP2602142B2 (en) | Method for manufacturing semiconductor device | |
| JPH0779101B2 (en) | Manufacturing method of semiconductor device | |
| JPH1154499A (en) | Fabrication of semiconductor device | |
| JPH079930B2 (en) | Method for manufacturing semiconductor device | |
| KR0166500B1 (en) | Process for forming field isolation | |
| JPH04267336A (en) | Manufacture of semiconductor device | |
| KR0124637B1 (en) | Method of forming the isolation on semiconductor device | |
| JPS6390150A (en) | Manufacture of semiconductor device | |
| JPH03159240A (en) | Manufacture of semiconductor device | |
| JPH01256147A (en) | Manufacture of semiconductor device | |
| JPH05259157A (en) | Semiconductor device and manufacture thereof |