JP2602142B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2602142B2
JP2602142B2 JP4048761A JP4876192A JP2602142B2 JP 2602142 B2 JP2602142 B2 JP 2602142B2 JP 4048761 A JP4048761 A JP 4048761A JP 4876192 A JP4876192 A JP 4876192A JP 2602142 B2 JP2602142 B2 JP 2602142B2
Authority
JP
Japan
Prior art keywords
well region
type well
type
forming
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4048761A
Other languages
Japanese (ja)
Other versions
JPH0575043A (en
Inventor
敏彦 真野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP4048761A priority Critical patent/JP2602142B2/en
Publication of JPH0575043A publication Critical patent/JPH0575043A/en
Application granted granted Critical
Publication of JP2602142B2 publication Critical patent/JP2602142B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は半導体装置の製造方法、
特にP型ウエル領域とN型ウエル領域とからなるツイン
ウエルと、ストッパー領域とを有する半導体装置の製造
方法に関する。 【0002】 【従来の技術】図1に、従来のツインウエルとストッパ
ー領域の製造方法を示して説明する。図1(a)でシリ
コン基板1にシリコン酸化膜2を形成しN型ウエル領域
を形成するための窓をあけ、レジスト3をマスクとして
イオン注入によりN型ウエル領域を形成する。次に、
ジスト3を剥離した後、図1(b)のように全面にシリ
コン酸化膜5を形成する。N型ウエル領域を形成する方
と同様に、シリコン酸化膜6及びレジスト7をマスク
として図1(c)のようにP型ウエル領域を形成する。
その後、同図(d)のようにシリコン酸化膜9を全面に
形成する。最後にP型ストッパー領域を形成するための
窓をシリコン酸化膜9にあけ、シリコン酸化膜10及び
レジスト11をマスクとして図1(e)のように該P型
ストッパー領域12を形成する。 【0003】したがって、P型およびN型ウエル領域を
形成する場合、マスクずれを考慮してP型およびN型ウ
エル領域の間に余裕をもたせて形成しなければならず、
2つの領域の境界における余裕のために、高集積化を図
るには限度があった。 【0004】 【発明が解決しようとする課題】本発明は、上述した事
情に鑑みてなされたもので、シリコン基板にN型ウエル
領域、P型ウエル領域およびP型ストッパー領域を形成
する半導体装置の製造方法において、シリコン基板に形
成されたウエル領域を高密度化することができ、また、
選択酸化膜の形成の際に、不純物濃度を低下させること
がない半導体装置を製造することを目的とするものであ
る。 【0005】 【課題を解決するための手段】本発明は、シリコン基板
にN型ウエル領域、P型ウエル領域およびP型ストッパ
ー領域を形成する半導体装置の製造方法において、前記
シリコン基板上に酸化に対してマスク作用を有する耐酸
化膜を選択的に形成する工程、前記耐酸化膜を形成した
領域をマスクとして前記シリコン基板中にN型のイオン
を導入することにより前記N型ウエル領域を形成する工
程、前記耐酸化膜をマスクとして前記N型ウエル領域を
選択酸化し、前記N型ウエル領域上に選択酸化膜を形成
することにより前記N型ウエル領域の表面がその領域の
境界部分からなだらかな傾斜をもって続くようにする工
程、前記耐酸化膜をエッチング除去する工程、前記選択
酸化膜をマスクとして前記シリコン基板中にP型のイオ
ンを導入することにより前記N型ウエル領域に隣接して
前記P型ウエル領域を形成する工程、前記P型ウエル領
域と前記N型ウエル領域との境界部分から前記P型ウエ
ル領域にかけて前記P型ストッパー領域を形成する工程
とを有することを特徴とするものである。 【作用】本発明によれば、シリコン基板にN型ウエル領
域、P型ウエル領域およびP型ストッパー領域を形成す
る半導体装置の製造方法において、N型ウエル領域およ
びP型ウエル領域との境界を隣接して設けることによ
り、ウエルを高密度で形成することができ、高集積化さ
れた半導体装置を実現できるものである。また、不純物
イオンが導入されたシリコン基板の表面を熱酸化して酸
化膜を形成する際に、N型イオンに比べてP型イオンは
酸化膜中に偏析する割合が大きいことが知られている。
本発明によれば、N型ウエル領域を先に形成し、選択酸
化膜をN型ウエル領域上に形成することにより、ウエル
形成のために導入されたN型イオンが選択酸化膜中に偏
析されにくいので、不純物濃度を低下させることがな
い。 【0006】 【実施例】図2は、本発明の半導体装置の製造方法の一
実施例を説明するための工程図である。図中、13はシ
リコン基板、14,18,19,21,23はシリコン
酸化膜、15はシリコン窒化膜、16,22はレジス
ト、17はN型ウエル領域、20はP型ウエル領域、2
4はP型ストッパー領域である。図2(a)でシリコン
基板13にシリコン酸化膜14およびシリコン窒化膜1
5を形成した後、ホトエッチにより、N型ウエル領域を
形成するための窓をあけ、シリコン窒化膜15およびレ
ジスト16をマスクとしてN型イオンの注入によりN型
ウエル領域17を形成する。レジスト16を剥離した
後、シリコン窒化膜15をマスクとして選択酸化を行
い、N型ウエル領域17上にシリコン酸化膜18を形成
したのが図2(b)である。シリコン酸化膜18の形成
により、N型ウエル領域17の表面は、その領域の境界
部分からなだらかな傾斜をもって続くような形状とな
る。次に図2(c)にように、シリコン窒化膜15を除
去し、その下のシリコン酸化膜14をエッチング除去す
ると、選択酸化をした部分にシリコン酸化膜19の大部
分が残る。ついで、残されたシリコン酸化膜19をマス
クとしてP型イオンの注入によりP型ウエル領域20が
N型ウエル領域17に隣接して形成される。さらに図2
(d)のように全面にシリコン酸化膜21を形成した
後、図2(e)のようにP型ストッパーを形成するため
の窓をあけ、レジスト22及びシリコン酸化膜23をマ
スクとしてP型ストッパー領域24を形成する。 【0007】 【発明の効果】以上の説明から明らかなように、本発明
によれば、シリコン基板にN型ウエル領域、P型ウエル
領域およびP型ストッパー領域を形成する半導体装置の
製造方法において、シリコン基板に形成されたウエル領
域を高密度化することができる効果がある。また、N型
ウエル領域上に選択酸化膜を形成することにより、シリ
コン基板中に導入された不純物イオンが酸化膜中に偏析
することを小さくでき、不純物濃度の低下を問題とする
必要がないという効果がある。 【0008】
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device,
In particular, the present invention relates to a method for manufacturing a semiconductor device having a twin well including a P-type well region and an N-type well region and a stopper region. 2. Description of the Related Art FIG. 1 shows a conventional method for manufacturing a twin well and a stopper region. In FIG. 1A, a silicon oxide film 2 is formed on a silicon substrate 1, a window for forming an N-type well region is opened, and a resist 3 is used as a mask.
An N-type well region is formed by ion implantation. Next, after removing the resist 3, a silicon oxide film 5 is formed on the entire surface as shown in FIG. Similarly to the method of forming the N-type well region , the silicon oxide film 6 and the resist 7 are masked.
As shown in FIG. 1C, a P-type well region is formed .
Thereafter, a silicon oxide film 9 is formed on the entire surface as shown in FIG. Finally, a window for forming a P-type stopper region is opened in the silicon oxide film 9 , and the P-type stopper region 12 is formed using the silicon oxide film 10 and the resist 11 as a mask as shown in FIG. I do. Therefore, when forming the P-type and N-type well regions, the P-type and N-type well regions must be formed with a margin in consideration of a mask shift.
Because of the margin at the boundary between the two regions, there is a limit in achieving high integration. SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and is directed to a semiconductor device having an N-type well region, a P-type well region and a P-type stopper region formed on a silicon substrate. In the manufacturing method, the density of the well region formed on the silicon substrate can be increased,
It is an object of the present invention to manufacture a semiconductor device that does not lower the impurity concentration when forming a selective oxide film. According to the present invention, there is provided a method of manufacturing a semiconductor device in which an N-type well region, a P-type well region and a P-type stopper region are formed on a silicon substrate. Selectively forming an oxidation-resistant film having a masking action, and forming the N-type well region by introducing N-type ions into the silicon substrate using the region where the oxidation-resistant film is formed as a mask. A step of selectively oxidizing the N-type well region using the oxidation-resistant film as a mask and forming a selective oxide film on the N-type well region so that the surface of the N-type well region is gentle from the boundary of the region; A step of continuing with an inclination, a step of removing the oxidation-resistant film by etching, and a step of forming P-type ions in the silicon substrate using the selective oxidation film as a mask. Forming the P-type well region adjacent to the N-type well region by introducing the P-type stopper region from the boundary between the P-type well region and the N-type well region to the P-type well region. And a step of forming According to the present invention, in a method of manufacturing a semiconductor device in which an N-type well region, a P-type well region and a P-type stopper region are formed on a silicon substrate, a boundary between the N-type well region and the P-type well region is adjacent to each other. With this arrangement, wells can be formed at a high density, and a highly integrated semiconductor device can be realized. Further, it is known that when an oxide film is formed by thermally oxidizing the surface of a silicon substrate into which impurity ions are introduced, P-type ions are more likely to segregate in the oxide film than N-type ions. .
According to the present invention, by forming the N-type well region first and forming the selective oxide film on the N-type well region, N-type ions introduced for forming the well are segregated in the selective oxide film. Since it is difficult, the impurity concentration does not decrease. FIG. 2 is a process chart for explaining one embodiment of a method of manufacturing a semiconductor device according to the present invention. In the figure, 13 is a silicon substrate, 14, 18, 19, 21 and 23 are silicon oxide films, 15 is a silicon nitride film, 16 and 22 are resists, 17 is an N-type well region, 20 is a P-type well region,
4 is a P-type stopper region. 2A, a silicon oxide film 14 and a silicon nitride film 1 are formed on a silicon substrate 13.
After forming 5, a window for forming an N-type well region is opened by photoetching, and an N-type well region 17 is formed by implanting N-type ions using the silicon nitride film 15 and the resist 16 as a mask. After the resist 16 is removed, selective oxidation is performed using the silicon nitride film 15 as a mask, and a silicon oxide film 18 is formed on the N-type well region 17 in FIG. Due to the formation of the silicon oxide film 18, the surface of the N-type well region 17 has a shape that continues with a gentle slope from the boundary of the region. Next, as shown in FIG. 2C, when the silicon nitride film 15 is removed and the silicon oxide film 14 thereunder is removed by etching, most of the silicon oxide film 19 remains in the selectively oxidized portion. Next, a P-type well region 20 is formed adjacent to the N-type well region 17 by implanting P-type ions using the remaining silicon oxide film 19 as a mask. Further FIG.
After a silicon oxide film 21 is formed on the entire surface as shown in FIG. 2D, a window for forming a P-type stopper is opened as shown in FIG. 2E, and a P-type stopper is formed using the resist 22 and the silicon oxide film 23 as a mask. An area 24 is formed. As is apparent from the above description, according to the present invention, in a method of manufacturing a semiconductor device for forming an N-type well region, a P-type well region and a P-type stopper region on a silicon substrate, There is an effect that the density of the well region formed on the silicon substrate can be increased. Further, by forming a selective oxide film on the N-type well region, segregation of impurity ions introduced into the silicon substrate into the oxide film can be reduced, and it is not necessary to reduce the impurity concentration. effective. [0008]

【図面の簡単な説明】 【図1】 従来のストッパー領域を形成する方法を示す
図である。 【図2】 本発明によるストッパー領域を形成する方法
を示す図である。 【符号の説明】 13…シリコン基板 14,18,19,21,23…シリコン酸化膜 15…シリコン窒化膜 16,22…レジスト 17…N型ウエル領域 20…P型ウエル領域 24…P型ストッパー領域
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a view showing a conventional method for forming a stopper region. FIG. 2 illustrates a method for forming a stopper region according to the present invention. [Description of Signs] 13 ... Silicon substrates 14, 18, 19, 21, 23 ... Silicon oxide film 15 ... Silicon nitride films 16, 22 ... Resist 17 ... N-type well region 20 ... P-type well region 24 ... P-type stopper region

Claims (1)

(57)【特許請求の範囲】シリコン基板にN型ウエル領域、P
型ウエル領域およびストッパー領域を形成する半導体装
置の製造方法において、前記シリコン基板上に酸化に対
してマスク作用を有する耐酸化膜を選択的に形成する工
程、前記耐酸化膜を形成した部分をマスクとして前記シ
リコン基板中にN型のイオンを導入することにより前記
N型ウエル領域を形成する工程、前記耐酸化膜をマスク
として前記N型ウエル領域を選択酸化し、前記N型ウエ
ル領域上に選択酸化膜を形成する工程、前記耐酸化膜を
エッチング除去する工程、前記選択酸化膜をマスクとし
て前記シリコン基板中にP型のイオンを導入することに
より前記N型ウエル領域に隣接して前記P型ウエル領域
を形成する工程、前記P型ウエル領域と前記N型ウエル
領域との境界部分から前記P型ウエル領域にかけてP型
ストッパー領域を形成する工程を有することを特徴とす
る半導体装置の製造方法。
(57) [Claims] N-type well region, P
In a method of manufacturing a semiconductor device in which a mold well region and a stopper region are formed, a step of selectively forming an oxidation resistant film having a masking action against oxidation on the silicon substrate; Forming the N-type well region by introducing N-type ions into the silicon substrate, selectively oxidizing the N-type well region using the oxidation-resistant film as a mask, and selecting the N-type well region on the N-type well region. Forming an oxide film, removing the oxidation-resistant film by etching, and introducing P-type ions into the silicon substrate using the selective oxidation film as a mask, thereby forming the P-type ions adjacent to the N-type well region. Forming a well region, forming a P-type stopper region from a boundary between the P-type well region and the N-type well region to the P-type well region. The method of manufacturing a semiconductor device characterized by comprising the step of forming.
JP4048761A 1992-03-05 1992-03-05 Method for manufacturing semiconductor device Expired - Lifetime JP2602142B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4048761A JP2602142B2 (en) 1992-03-05 1992-03-05 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4048761A JP2602142B2 (en) 1992-03-05 1992-03-05 Method for manufacturing semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP644889A Division JPH01230247A (en) 1989-01-13 1989-01-13 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
JPH0575043A JPH0575043A (en) 1993-03-26
JP2602142B2 true JP2602142B2 (en) 1997-04-23

Family

ID=12812269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4048761A Expired - Lifetime JP2602142B2 (en) 1992-03-05 1992-03-05 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2602142B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040008912A (en) * 2002-07-19 2004-01-31 주식회사 하이닉스반도체 Hybrid isolation method for Image sensor

Also Published As

Publication number Publication date
JPH0575043A (en) 1993-03-26

Similar Documents

Publication Publication Date Title
JP2521611B2 (en) Method of manufacturing CMOS having twin well
US5512509A (en) Method for forming an isolation layer in a semiconductor device
JPS6228578B2 (en)
US5369052A (en) Method of forming dual field oxide isolation
US4578859A (en) Implant mask reversal process
JPH05166835A (en) Self-aligning polysilicon contact
JP2602142B2 (en) Method for manufacturing semiconductor device
JP3018993B2 (en) Method for manufacturing semiconductor device
JPS6242382B2 (en)
JP2572653B2 (en) Method for manufacturing semiconductor device
US5763316A (en) Substrate isolation process to minimize junction leakage
JPH0685201A (en) Manufacture of semiconductor device
JPH0316150A (en) Manufacture of semiconductor element
JP2707901B2 (en) Method for manufacturing semiconductor device
JPS6150398B2 (en)
KR100239669B1 (en) Mask of field oxidation in semiconductor device and method of manufacturing the same
KR100382551B1 (en) Method for Forming Dual Deep Trench of a Semiconductor Device
JPS6331124A (en) Manufacture of semiconductor device
KR100268902B1 (en) Method for forming isolation layer of semiconductor device
KR0150684B1 (en) A manufacturing method of a semiconductor device with multi-well
JPH02142117A (en) Manufacture of semiconductor integrated circuit
JP2943855B2 (en) Method for manufacturing semiconductor device
WO2001095371A2 (en) Submicron semiconductor device having a self-aligned channel stop region and a method for fabricating the semiconductor device using a trim and etch
JPH05259106A (en) Manufacture of semiconductor device
JPH04239745A (en) Manufacture of semiconductor