JP2943855B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2943855B2
JP2943855B2 JP21350696A JP21350696A JP2943855B2 JP 2943855 B2 JP2943855 B2 JP 2943855B2 JP 21350696 A JP21350696 A JP 21350696A JP 21350696 A JP21350696 A JP 21350696A JP 2943855 B2 JP2943855 B2 JP 2943855B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
type
forming
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21350696A
Other languages
Japanese (ja)
Other versions
JPH1063008A (en
Inventor
顕 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP21350696A priority Critical patent/JP2943855B2/en
Publication of JPH1063008A publication Critical patent/JPH1063008A/en
Application granted granted Critical
Publication of JP2943855B2 publication Critical patent/JP2943855B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、主にバイポーラト
ランジスタを含む半導体装置の製造方法に属する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention mainly relates to a method for manufacturing a semiconductor device including a bipolar transistor.

【0002】[0002]

【従来の技術】従来の半導体装置におけるバイポーラト
ランジスタの埋込領域の形成方法の工程フローを図5に
示す。なお、図5の工程フローのステップ(f)、ステ
ップ(j)、及びステップ(m)における半導体装置の
断面図をそれぞれ図6(A)、図6(B)、図6(C)
に示す。
2. Description of the Related Art FIG. 5 shows a process flow of a conventional method for forming a buried region of a bipolar transistor in a semiconductor device. FIGS. 6A, 6B, and 6C are cross-sectional views of the semiconductor device in steps (f), (j), and (m) of the process flow of FIG. 5, respectively.
Shown in

【0003】図5、図6(A)〜図6(C)を参照し
て、バイポーラトランジスタの埋込領域の形成方法で
は、p型シリコン基板21上に熱酸化によって厚さ約5
000Åの酸化シリコン膜22を形成し、フォトリソグ
ラフィ工程とウェットエッチング工程を経てn型埋込層
24を形成するための開口部を形成する(図5のステッ
プ(a)〜ステップ(d))。
Referring to FIGS. 5 and 6A to 6C, in a method for forming a buried region of a bipolar transistor, a thickness of about 5 mm is formed on p-type silicon substrate 21 by thermal oxidation.
A silicon oxide film 22 having a thickness of 2,000 ° is formed, and an opening for forming an n-type buried layer 24 is formed through a photolithography process and a wet etching process (steps (a) to (d) in FIG. 5).

【0004】次に、フォトレジストを除去した後、n型
不純物であるヒ素を含むシリカガラス層23を全面に形
成し、先に形成した開口部を通して熱拡散によってヒ素
イオンをp型シリコン基板21に拡散して高濃度のn型
埋込層24を形成する(図5のステップ(e)〜(f)
および図6(A))。
Next, after removing the photoresist, a silica glass layer 23 containing arsenic, which is an n-type impurity, is formed on the entire surface, and arsenic ions are thermally diffused into the p-type silicon substrate 21 through the previously formed opening. Diffusion to form a high concentration n-type buried layer 24 (steps (e) to (f) in FIG. 5)
And FIG. 6 (A)).

【0005】その後、ヒ素を含むシリカガラス層23お
よび酸化シリコン膜22を除去して、再び全面に熱酸化
によって厚さ約600Åの酸化シリコン膜25を形成
し、フォトリソグラフィ工程を経てp型埋込層28を形
成するための領域を開口して、p型不純物であるホウ素
イオン27を注入することによってp型埋込層28を形
成する(図5のステップ(g)〜ステップ(j)および
図6(B))。
After that, the silica glass layer 23 containing arsenic and the silicon oxide film 22 are removed, and a silicon oxide film 25 having a thickness of about 600 ° is formed again by thermal oxidation on the entire surface. A region for forming the layer 28 is opened, and a p-type buried layer 28 is formed by implanting boron ions 27 as a p-type impurity (steps (g) to (j) in FIG. 6 (B)).

【0006】最後に、フォトレジスト26および酸化シ
リコン膜25を除去した後、n型エピタキシャル層29
を形成する(図5のステップ(k)〜ステップ(m)お
よび図6(C))。
Finally, after removing the photoresist 26 and the silicon oxide film 25, an n-type epitaxial layer 29 is formed.
(Steps (k) to (m) in FIG. 5 and FIG. 6C).

【0007】[0007]

【発明が解決しようとする課題】従来技術においては、
n型埋込領域とp型埋込領域とが別々のリソグラフィ工
程を経て形成されるため、フォトレジストを塗布し、埋
込領域をパターニングする工程と、フォトレジストを除
去する工程などが余分に必要になる。また、埋込領域を
パターニングするためのマスクも余分に必要になる。そ
の結果、工程数が多くなるという問題がある。
In the prior art,
Since the n-type buried region and the p-type buried region are formed through separate lithography steps, extra steps such as applying a photoresist, patterning the buried region, and removing the photoresist are required. become. Further, an extra mask for patterning the buried region is required. As a result, there is a problem that the number of steps increases.

【0008】それ故に本発明の課題は、1回のフォトリ
ソグラフィ工程によって形成することで工程短縮を図る
ことができる半導体装置の製造方法を提供することにあ
る。
SUMMARY OF THE INVENTION An object of the present invention is to provide a method of manufacturing a semiconductor device which can be formed by a single photolithography step, thereby reducing the number of steps.

【0009】[0009]

【課題を解決するための手段】本発明によれば、半導体
基板上に熱酸化によって酸化シリコン膜を形成する工程
と、p型不純物であるホウ素イオンを注入して第1の半
導体層を形成する工程と、フォトリソグラフィ工程によ
りフォトレジストを形成しドライエッチング工程を経
て、n型埋込層形成予定領域にある前記第1の半導体層
を選択的に除去する工程と、前記第1の半導体層を除去
した開口部にn型不純物であるヒ素イオンを注入して第
2の半導体層を形成する工程と、前記第1及び第2の半
導体層を形成した後に前記フォトレジストおよび前記酸
化シリコン膜を除去し、その除去部分及び前記第2の半
導体層上に前記第2の半導体層の埋込領域より低い濃度
の不純物を含むn型エピタキシャル層を形成する工程と
を含むことを特徴とする半導体装置の製造方法が得られ
る。
According to the present invention, a step of forming a silicon oxide film on a semiconductor substrate by thermal oxidation and a step of implanting boron ions as a p-type impurity to form a first semiconductor layer. A step of forming a photoresist by a photolithography step and selectively removing the first semiconductor layer in a region where an n-type buried layer is to be formed through a dry etching step; Implanting arsenic ions, which are n-type impurities, into the removed opening to form a second semiconductor layer, and removing the photoresist and the silicon oxide film after forming the first and second semiconductor layers Forming an n-type epitaxial layer containing impurities at a lower concentration than the buried region of the second semiconductor layer on the removed portion and on the second semiconductor layer. That the method of manufacturing a semiconductor device can be obtained.

【0010】また、本発明によれば、半導体基板上に熱
酸化によって酸化シリコン膜を形成する工程と、p型不
純物であるホウ素イオンを注入して第1の半導体層を形
成する工程と、第1の半導体層上にフォトリソグラフィ
工程によってフォトレジストを形成しドライエッチング
工程を経て、n型埋込層形成予定領域にある前記第1の
半導体層を選択的に除去する工程と、ヒドラジン溶液を
用いて前記第1の半導体層をエッチングし、前記第1の
半導体層を除去した開口部及びエッチングした部分にn
型不純物であるヒ素イオンを注入して第2の半導体層を
形成する工程と、前記第1及び第2の半導体層を形成し
た後に前記フォトレジスト及び前記酸化シリコン膜を除
去し、この除去部分と前記第2の半導体層上に前記第2
の半導体層より低い濃度の不純物を含むn型エピタキシ
ャル層を形成する工程とを含むことを特徴とする半導体
装置の製造方法が得られる。
According to the present invention, a step of forming a silicon oxide film on a semiconductor substrate by thermal oxidation, a step of implanting boron ions as a p-type impurity to form a first semiconductor layer, Forming a photoresist on the first semiconductor layer by a photolithography process, performing a dry etching process, and selectively removing the first semiconductor layer in a region where an n-type buried layer is to be formed, and using a hydrazine solution. The first semiconductor layer is etched to remove n from the opening and the etched portion where the first semiconductor layer is removed.
Forming a second semiconductor layer by implanting arsenic ions as a type impurity; removing the photoresist and the silicon oxide film after forming the first and second semiconductor layers; The second semiconductor layer is formed on the second semiconductor layer.
Forming an n-type epitaxial layer containing an impurity at a concentration lower than that of the semiconductor layer.
Method for manufacturing a device can be obtained.

【0011】[0011]

【0012】[0012]

【作用】半導体基板に第1の導電型層を形成した後、第
2の導電型層を形成するため、フォトリソグラフィ工程
とエッチング工程によって第1の導電型層を選択的に除
去して第2の導電型層を形成している。このため、第1
の導電型層と第2の導電型層を別々のフォトリソグラフ
ィ工程で形成する必要がない。
After forming a first conductivity type layer on a semiconductor substrate, a second conductivity type layer is formed by selectively removing the first conductivity type layer by a photolithography step and an etching step. Is formed. Therefore, the first
Need not be formed in separate photolithography steps.

【0013】したがって、フォトリソグラフィ工程1回
分だけ工程が短縮されることになる。また、パターニン
グ用のマスクも1工程分不要になる。
Therefore, the number of steps is reduced by one photolithography step. Further, a mask for patterning is not required for one process.

【0014】[0014]

【発明の実施の形態】次に、本発明の実施の形態例につ
いて図面を参照して詳細に説明する。図1は本発明の半
導体装置の製造方法における第1の実施の形態例の工程
フローを示している。なお、図1の工程フローのステッ
プ(c)、ステップ(f)、及びステップ(i)におけ
る断面図をそれぞれ図2(A)、図2(B)、及び図2
(C)に示す。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 shows a process flow of a first embodiment of a method of manufacturing a semiconductor device according to the present invention. 2A, FIG. 2B, and FIG. 2B are sectional views of steps (c), (f), and (i) of the process flow of FIG.
It is shown in (C).

【0015】図1、2(A)〜図2(C)を参照して、
本発明の第1の実施の形態例における半導体装置の製造
方法は、p型シリコン基板(半導体基板)1上に熱酸化
によって厚さ約600Åの酸化シリコン膜2を全面に形
成した後、p型不純物であるホウ素イオン3を全面に注
入して高濃度のp型埋込層(第1の半導体層)4を形成
する(図1のステップ(a)〜ステップ(c)および図
2(A))。
Referring to FIGS. 1, 2 (A) and 2 (C),
In the method of manufacturing a semiconductor device according to the first embodiment of the present invention, a silicon oxide film 2 having a thickness of about 600 ° is formed on a p-type silicon substrate (semiconductor substrate) 1 by thermal oxidation, and then a p-type silicon substrate is formed. Boron ions 3 as impurities are implanted into the entire surface to form a high concentration p-type buried layer (first semiconductor layer) 4 (steps (a) to (c) in FIG. 1 and FIG. 2 (A)). ).

【0016】次に、フォトリソグラフィ工程によりフォ
トレジスト5を形成し、ドライエッチング工程を経て、
n型埋込層形成予定領域にあるp型埋込層4を選択的に
除去する。p型埋込層4を除去した開口部には、n型不
純物であるヒ素イオン6が注入され高濃度のn型埋込層
(第2の半導体層)7を形成する(図1のステップ
(d)〜ステップ(f)および図2(B))。
Next, a photoresist 5 is formed by a photolithography process, and after a dry etching process,
The p-type buried layer 4 in the region where the n-type buried layer is to be formed is selectively removed. Arsenic ions 6 as an n-type impurity are implanted into the opening from which the p-type buried layer 4 has been removed to form a high-concentration n-type buried layer (second semiconductor layer) 7 (step (FIG. 1)). d) to Step (f) and FIG. 2 (B)).

【0017】p型埋込層4とn型埋込層7とを形成した
後、フォトレジスト5および酸化シリコン膜2を除去
し、その除去部分及びn型埋込層7上にn型埋込領域よ
り低い濃度の不純物を含むn型エピタキシャル層8を形
成する(図1のステップ(g)〜ステップ(i)および
図2(C))。
After forming the p-type buried layer 4 and the n-type buried layer 7, the photoresist 5 and the silicon oxide film 2 are removed, and the n-type buried layer 7 is formed on the removed portion and on the n-type buried layer 7. An n-type epitaxial layer 8 containing an impurity at a lower concentration than the region is formed (steps (g) to (i) in FIG. 1 and FIG. 2C).

【0018】次に、本発明の第2の実施の形態例におけ
る半導体装置の製造方法について図面を参照して説明す
る。
Next, a method of manufacturing a semiconductor device according to a second embodiment of the present invention will be described with reference to the drawings.

【0019】図3は本発明の第2の実施の形態例の工程
フローを示している。なお、図3の工程フローのステッ
プ(c)、ステップ(g)、及びステップ(j)におけ
る断面図をそれぞれ図4(A)、図4(B)、及び図4
(C)に示す。
FIG. 3 shows a process flow of the second embodiment of the present invention. 4A, FIG. 4B, and FIG. 4B are cross-sectional views of steps (c), (g), and (j) of the process flow of FIG.
It is shown in (C).

【0020】図3、4(A)〜図4(C)を参照して、
本発明の第2の実施の形態例における半導体装置の製造
方法は、p型シリコン基板(半導体基板)11上に熱酸
化によって厚さ約600Åの酸化シリコン膜12を全面
に形成した後、p型不純物であるホウ素イオン13を全
面に注入して高濃度のp型埋込層(第1の半導体層)1
4を形成する(図3のステップ(a)〜ステップ(c)
および図4(A))。
Referring to FIGS. 3, 4 (A) to 4 (C),
In the method of manufacturing a semiconductor device according to the second embodiment of the present invention, a silicon oxide film 12 having a thickness of about 600 ° is formed on a p-type silicon substrate (semiconductor substrate) 11 by thermal oxidation, and then a p-type silicon substrate is formed. A boron ion 13 as an impurity is implanted into the entire surface and a high concentration p-type buried layer (first semiconductor layer) 1 is formed.
4 (Steps (a) to (c) in FIG. 3)
And FIG. 4 (A)).

【0021】次に、p型埋込層14上にフォトリソグラ
フィ工程によってフォトレジスト15を形成し、ドライ
エッチング工程を経て、n型埋込層形成予定領域にある
p型埋込層(第1の半導体層)14を選択的に除去する
(図3のステップ(d)〜ステップ(e))。さらに、
p型埋込層14とn型埋込層17がぶつからないように
するため、ヒドラジン溶液を用いてp型埋込層14を横
方向に約1μmエッチングする(図3のステップ
(f))。その後、p型埋込層14を除去した開口部及
びエッチングした部分にn型不純物であるヒ素イオン1
6を注入して高濃度のn型埋込層17を形成する(図3
のステップ(g)および図4(B))。
Next, a photoresist 15 is formed on the p-type buried layer 14 by a photolithography process, and after a dry etching process, a p-type buried layer (first The semiconductor layer 14 is selectively removed (steps (d) to (e) in FIG. 3). further,
In order to prevent the p-type buried layer 14 and the n-type buried layer 17 from hitting each other, the p-type buried layer 14 is laterally etched by about 1 μm using a hydrazine solution (step (f) in FIG. 3). Then, the arsenic ion 1 as an n-type impurity is formed in the opening where the p-type buried layer 14 is removed and the etched portion.
6 is implanted to form a high concentration n-type buried layer 17.
(G) and FIG. 4 (B)).

【0022】p型埋込層14及びn型埋込層17を形成
した後、フォトレジスト15および酸化シリコン膜12
を除去し、この除去部分とn型埋込層17上に、n型埋
込層より低い濃度の不純物を含むn型エピタキシャル層
18を形成する(図3のステップ(h)〜ステップ
(j)および図4(C))。
After forming the p-type buried layer 14 and the n-type buried layer 17, a photoresist 15 and a silicon oxide film 12 are formed.
Is removed, and an n-type epitaxial layer 18 containing impurities at a lower concentration than the n-type buried layer is formed on the removed portion and the n-type buried layer 17 (steps (h) to (j) in FIG. 3). And FIG. 4 (C)).

【0023】この実施の形態例では、ドライエッチング
でp型埋込層14を選択的に除去した後、ヒドラジン溶
液を用いてサイドエッチングを行うことで、p型埋込層
14とn型埋込層17とがぶつからないようにしてい
る。そのため、この製法は高い絶縁耐圧が要求される製
品に用いることができる。
In this embodiment, after the p-type buried layer 14 is selectively removed by dry etching, side etching is performed using a hydrazine solution, so that the p-type buried layer 14 The layer 17 is prevented from hitting. Therefore, this manufacturing method can be used for products requiring high withstand voltage.

【0024】[0024]

【発明の効果】以上、実施の形態例によって説明したよ
うに、本発明の半導体装置の製造方法によれば、p型埋
込層を全面に形成した後、n型埋込層形成予定領域にあ
るp型埋込層を選択的に除去し、そこへn型埋込層を形
成するようにしたことから、n型埋込層とp型埋込層と
を形成するのに、従来は2回のフォトグラフィ工程が必
要だったのに比べて、1回のフォトリソグラフィ工程に
よって形成することができる。
As described above, according to the method of manufacturing a semiconductor device of the present invention, after a p-type buried layer is formed on the entire surface, an n-type buried layer is formed in a region where an n-type buried layer is to be formed. Since a certain p-type buried layer is selectively removed and an n-type buried layer is formed there, conventionally, to form an n-type buried layer and a p-type buried layer, two layers are used. It can be formed by one photolithography process, as compared with the case where one photography process is required.

【0025】これによって、従来の方法より埋込領域を
形成する工程がフォトリソグラフィ工程1回分(工程数
にして10工程前後)短縮できるようになる。また、パ
ターニング用のマスクも一工程分不要になり、バイポー
ラトランジスタを含む半導体集積回路の製造コストを下
げることができる。
As a result, the step of forming the buried region can be shortened by one photolithography step (about 10 steps in number) as compared with the conventional method. In addition, a mask for patterning is not required for one step, and the manufacturing cost of a semiconductor integrated circuit including a bipolar transistor can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体装置の製造方法の第1の実施の
形態例の工程フローを示したフロー図である。
FIG. 1 is a flowchart showing a process flow of a first embodiment of a method for manufacturing a semiconductor device of the present invention.

【図2】(A)は図1のステップ(c)における断面
図、(B)は図1のステップ(f)における断面図、
(C)は図1のステップ(i)における断面図である。
2A is a cross-sectional view at step (c) in FIG. 1, FIG. 2B is a cross-sectional view at step (f) in FIG. 1,
(C) is a sectional view in step (i) of FIG. 1.

【図3】本発明の半導体装置の製造方法の第2の実施の
形態例の工程フローを示したフロー図である。
FIG. 3 is a flowchart showing a process flow of a second embodiment of a method of manufacturing a semiconductor device according to the present invention.

【図4】(A)は図3のステップ(c)における断面
図、(B)は図3のステップ(g)における断面図、
(C)は図3のステップ(j)における断面図である。
4A is a cross-sectional view at step (c) in FIG. 3, FIG. 4B is a cross-sectional view at step (g) in FIG.
FIG. 4C is a cross-sectional view of step (j) of FIG.

【図5】従来のバイポーラトランジスタの埋込領域の形
成方法の工程フローを示したフロー図である。
FIG. 5 is a flowchart showing a process flow of a conventional method for forming a buried region of a bipolar transistor.

【図6】(A)は図5のステップ(f)における断面
図、(B)は図5のステップ(j)における断面図、
(C)図5のステップ(m)における断面図である。
6A is a cross-sectional view at step (f) in FIG. 5, FIG. 6B is a cross-sectional view at step (j) in FIG. 5,
(C) It is sectional drawing in the step (m) of FIG.

【符号の説明】[Explanation of symbols]

1,11,21 p型シリコン基板 2,12,22,25 酸化シリコン膜 3,13,27 ホウ素イオン 4,14,28 p型埋込層 5,15,26 フォトレジスト 6,16 ヒ素イオン 7,17,24 n型埋込層 8,18,29 n型エピタキシャル層 23 ヒ素を含むシリカガラス層 1,11,21 p-type silicon substrate 2,12,22,25 silicon oxide film 3,13,27 boron ion 4,14,28 p-type buried layer 5,15,26 photoresist 6,16 arsenic ion 7, 17, 24 n-type buried layer 8, 18, 29 n-type epitaxial layer 23 silica glass layer containing arsenic

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板上に熱酸化によって酸化シリ
コン膜を形成する工程と、p型不純物であるホウ素イオ
ンを注入して第1の半導体層を形成する工程と、フォト
リソグラフィ工程によりフォトレジストを形成しドライ
エッチング工程を経て、n型埋込層形成予定領域にある
前記第1の半導体層を選択的に除去する工程と、前記第
1の半導体層を除去した開口部にn型不純物であるヒ素
イオンを注入して第2の半導体層を形成する工程と、前
記第1及び第2の半導体層を形成した後に前記フォトレ
ジストおよび前記酸化シリコン膜を除去し、その除去部
分及び前記第2の半導体層上に前記第2の半導体層の埋
込領域より低い濃度の不純物を含むn型エピタキシャル
層を形成する工程とを含むことを特徴とする半導体装置
の製造方法。
A step of forming a silicon oxide film on a semiconductor substrate by thermal oxidation; a step of implanting boron ions as a p-type impurity to form a first semiconductor layer; A step of selectively removing the first semiconductor layer in a region where an n-type buried layer is to be formed through a dry etching step; and an step of removing n-type impurities in the opening from which the first semiconductor layer is removed. Implanting arsenic ions to form a second semiconductor layer; removing the photoresist and the silicon oxide film after forming the first and second semiconductor layers, removing the removed portion and the second semiconductor layer; the method of manufacturing a semiconductor device <br/> which comprises a step of forming a n-type epitaxial layer containing an impurity of lower concentration than the buried region of the second semiconductor layer on the semiconductor layer.
【請求項2】 半導体基板上に熱酸化によって酸化シリ
コン膜を形成する工程と、p型不純物であるホウ素イオ
ンを注入して第1の半導体層を形成する工程と、第1の
半導体層上にフォトリソグラフィ工程によってフォトレ
ジストを形成しドライエッチング工程を経て、n型埋込
層形成予定領域にある前記第1の半導体層を選択的に除
去する工程と、ヒドラジン溶液を用いて前記第1の半導
体層をエッチングし、前記第1の半導体層を除去した開
口部及びエッチングした部分にn型不純物であるヒ素イ
オンを注入して第2の半導体層を形成する工程と、前記
第1及び第2の半導体層を形成した後に前記フォトレジ
スト及び前記酸化シリコン膜を除去し、この除去部分と
前記第2の半導体層上に前記第2の半導体層より低い濃
度の不純物を含むn型エピタキシャル層を形成する工程
とを含むことを特徴とする半導体装置の製造方法。
2. A step of forming a silicon oxide film on a semiconductor substrate by thermal oxidation, a step of implanting boron ions as a p-type impurity to form a first semiconductor layer, and a step of forming a first semiconductor layer on the first semiconductor layer. Forming a photoresist by a photolithography step, selectively removing the first semiconductor layer in an area where an n-type buried layer is to be formed through a dry etching step, and using a hydrazine solution to remove the first semiconductor layer. Etching a layer, implanting arsenic ions, which are n-type impurities, into the opening where the first semiconductor layer is removed and the etched portion to form a second semiconductor layer; After the formation of the semiconductor layer, the photoresist and the silicon oxide film are removed, and an impurity containing a lower concentration of impurities than the second semiconductor layer is formed on the removed portion and the second semiconductor layer. The method of manufacturing a semiconductor device which comprises a step of forming a type epitaxial layer.
JP21350696A 1996-08-13 1996-08-13 Method for manufacturing semiconductor device Expired - Fee Related JP2943855B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21350696A JP2943855B2 (en) 1996-08-13 1996-08-13 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21350696A JP2943855B2 (en) 1996-08-13 1996-08-13 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH1063008A JPH1063008A (en) 1998-03-06
JP2943855B2 true JP2943855B2 (en) 1999-08-30

Family

ID=16640330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21350696A Expired - Fee Related JP2943855B2 (en) 1996-08-13 1996-08-13 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2943855B2 (en)

Also Published As

Publication number Publication date
JPH1063008A (en) 1998-03-06

Similar Documents

Publication Publication Date Title
JPS60170257A (en) Semiconductor device
JPH03129818A (en) Manufacture of semiconductor device
US5728613A (en) Method of using an insulator spacer to form a narrow base width lateral bipolar junction transistor
JP2943855B2 (en) Method for manufacturing semiconductor device
JP3923620B2 (en) Manufacturing method of semiconductor substrate
JPS6231507B2 (en)
JPS6244862B2 (en)
JP2754202B2 (en) Method for manufacturing semiconductor device
JPS5933271B2 (en) Manufacturing method of semiconductor device
JPH09102604A (en) Semiconductor device
JPS6294985A (en) Manufacture of mos semiconductor device
JP3104335B2 (en) Method for manufacturing semiconductor device
JP2624365B2 (en) Method for manufacturing semiconductor device
JP2630524B2 (en) Method for manufacturing semiconductor device
JPH07201967A (en) Manufacture of semiconductor device
JP3259439B2 (en) Method for manufacturing semiconductor device
JPH1032264A (en) Semiconductor device and manufacture thereof
JPH06188259A (en) Manufacture of semiconductor device
JPH02267943A (en) Manufacture of mis type semiconductor device
JPS62128542A (en) Manufacture of semiconductor device
JPH02218164A (en) Mis type field-effect transistor
JPS6038871A (en) Manufacture of bipolar type semiconductor device
JPS639150A (en) Manufacture of semiconductor device
JPS6097626A (en) Formation of micro-hole in semiconductor device and manufacture of semiconductor device
JPH0274042A (en) Manufacture of mis transistor

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990526

LAPS Cancellation because of no payment of annual fees