JP2572653B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP2572653B2 JP2572653B2 JP1341849A JP34184989A JP2572653B2 JP 2572653 B2 JP2572653 B2 JP 2572653B2 JP 1341849 A JP1341849 A JP 1341849A JP 34184989 A JP34184989 A JP 34184989A JP 2572653 B2 JP2572653 B2 JP 2572653B2
- Authority
- JP
- Japan
- Prior art keywords
- type well
- well region
- forming
- type
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、高集積化を図った半導体装置の製造方法に
関するものである。Description: BACKGROUND OF THE INVENTION The present invention relates to a method for manufacturing a highly integrated semiconductor device.
（従来の技術） 第２図に、従来のＰ型およびＮ型のウエルを、その製
造方法により説明するものである。図中、21はシリコン
基板、22,23はシリコン酸化膜、24,25はレジスト、26は
Ｎ型ウエル領域、27はＰ型ウエル領域である。(Prior Art) FIG. 2 illustrates conventional P-type and N-type wells by their manufacturing method. In the figure, 21 is a silicon substrate, 22 and 23 are silicon oxide films, 24 and 25 are resists, 26 is an N-type well region, and 27 is a P-type well region.
第２図（Ａ）は、例えば、Ｎ型導電型を有するシリコ
ン基板21にシリコン酸化膜22を形成したものである。FIG. 2A shows an example in which a silicon oxide film 22 is formed on a silicon substrate 21 having N-type conductivity.
次に、ホトエッチにより、Ｎ型ウエル領域を形成する
ための窓をあけ、レジスト24をマスクとしてＮ型を形成
するための、例えば、燐のイオン28を注入する。こうし
て、第２図（Ｂ）のように、Ｎ型ウエル領域26を形成し
た後、レジスト24を剥離する。そして、第２図（Ｃ）の
ように、再びシリコン酸化膜23を形成する。Next, a window for forming an N-type well region is opened by photoetching, and for example, phosphorus ions 28 for forming an N-type are implanted using the resist 24 as a mask. Thus, as shown in FIG. 2 (B), after forming the N-type well region 26, the resist 24 is removed. Then, as shown in FIG. 2C, a silicon oxide film 23 is formed again.
その後、ホトエッチによりＰ型ウエル領域を形成する
ための窓をあけ、レジスト25をマスクとしてＰ型を形成
するための、例えば、ボロンのイオン29をイオン注入す
る。このようにして、第２図（Ｄ）のようにＰ型ウエル
領域27を形成し、その後、これら領域に注入されたイオ
ンを拡散（ドライブイン）してツインウエルが形成され
る。Thereafter, a window for forming a P-type well region is opened by photoetching, and for example, boron ions 29 for forming a P-type are ion-implanted using the resist 25 as a mask. In this way, as shown in FIG. 2D, P-type well regions 27 are formed, and thereafter, ions implanted into these regions are diffused (drive-in) to form twin wells.
このような従来の製造方法によると、ホトエッチ工程
が２回あるため、Ｐ型およびＮ型ウエル領域を形成する
場合、どうしても、第２図（Ｄ）のようにマスクずれを
考慮してＰ型およびＮ型ウエル領域の間に余裕をもたせ
て形成しなければならなかった。According to such a conventional manufacturing method, the photoetching step is performed twice. Therefore, when forming the P-type and N-type well regions, the P-type and N-type well regions are inevitably taken into consideration as shown in FIG. It must be formed with a margin between the N-type well regions.
したがって、このようにウエル領域の境界における余
裕のために、高集積化を図るには限度があった。Therefore, because of the margin at the boundary of the well region, there is a limit in achieving high integration.
（発明が解決しようとする課題） 本発明し、上述した事情に鑑みてナサレタモノデ、シ
リコン基板にＮ型ウエル領域およびＰ型ウエル領域を形
成する半導体装置の製造方法において、シリコン基板に
形成されたウエル領域を高密度化することができ、ま
た、選択酸化膜の形成の際に、不純物濃度を低下させる
ことがない半導体装置を製造することを目的とするもの
である。(Problems to be Solved by the Invention) In view of the above circumstances, in the present invention, in a method of manufacturing a semiconductor device in which an N-type well region and a P-type well region are formed in a silicon substrate, a well formed in the silicon substrate is provided. It is an object of the present invention to manufacture a semiconductor device capable of increasing the density of a region and not lowering the impurity concentration when forming a selective oxide film.
（課題を解決するための手段） 本発明は、シリコン基板にＮ型ウエル領域およびＰ型
ウエル領域を形成する半導体装置の製造方法において、
前記シリコン基板上に酸化に対してマスク作用を有する
耐酸化膜を選択的に形成する工程、前記耐酸化膜を形成
した領域をマスクとして前記シリコン基板中にＮ型のイ
オンを導入することにより前記Ｎ型ウエル領域を形成す
る工程、前記耐酸化膜をマスクとして前記Ｎ型ウエル領
域を選択酸化し、前記Ｎ型ウエル領域上に選択酸化膜を
形成することにより前記Ｎ型ウエル領域の表面がその領
域の境界部分からなだらかな傾斜をもって続くようにす
る工程、前記耐酸化膜をエッチング除去する工程、前記
選択酸化膜をマスクとして前記シリコン基板中にＰ型の
イオンを導入することにより前記Ｎ型ウエル領域に隣接
して前記Ｐ型ウエル領域を形成する工程とを有すること
を特徴とするものである。(Means for Solving the Problems) The present invention relates to a method of manufacturing a semiconductor device for forming an N-type well region and a P-type well region on a silicon substrate,
Selectively forming an oxidation-resistant film having a masking effect on oxidation on the silicon substrate, introducing N-type ions into the silicon substrate using the region where the oxidation-resistant film is formed as a mask; Forming an N-type well region, selectively oxidizing the N-type well region using the oxidation-resistant film as a mask, and forming a selective oxide film on the N-type well region so that the surface of the N-type well region is Making the continuation with a gentle slope from the boundary of the region, etching away the oxidation-resistant film, and introducing P-type ions into the silicon substrate using the selective oxidation film as a mask to form the N-type well. Forming the P-type well region adjacent to the region.
（作用） 本発明によれば、シリコン基板にＮ型ウエル領域およ
びＰ型ウエル領域を形成する半導体装置の製造方法にお
いて、Ｎ型ウエル領域およびＰ型ウエル領域との境界を
隣接して設けることにより、ウエルを高密度で形成する
ことができ、高集積化された半導体装置を実現するもの
である。(Operation) According to the present invention, in a method of manufacturing a semiconductor device in which an N-type well region and a P-type well region are formed in a silicon substrate, a boundary between the N-type well region and the P-type well region is provided adjacent to each other. , Wells can be formed at a high density, and a highly integrated semiconductor device can be realized.
また、不純物イオンが導入されたシリコン基板の表面
を熱酸化して酸化膜を形成する際に、Ｎ型イオンに比べ
てＰ型イオンは酸化膜中に偏析する割合が大きいことが
知られている。本発明によれば、Ｎ型ウエル領域を先に
形成し、選択酸化膜をＮ型ウエル領域上に形成すること
により、ウエル形成のために導入されたＮ型イオンが選
択酸化膜中に偏析されにくいので、不純物濃度を低下さ
せることがない。Further, it is known that when an oxide film is formed by thermally oxidizing the surface of a silicon substrate into which impurity ions are introduced, P-type ions are more likely to segregate in the oxide film than N-type ions. . According to the present invention, by forming the N-type well region first and forming the selective oxide film on the N-type well region, N-type ions introduced for forming the well are segregated in the selective oxide film. Since it is difficult, the impurity concentration does not decrease.
（実施例） 第１図は、本発明の半導体装置の製造方法の一実施例
を説明するための工程図である。図中、１はシリコン基
板、2,3はシリコン酸化膜、４はシリコン窒化膜、５は
レジスト、６はＮ型ウエル領域、７はＰ型ウエル領域で
ある。Embodiment FIG. 1 is a process chart for explaining one embodiment of a method of manufacturing a semiconductor device according to the present invention. In the figure, 1 is a silicon substrate, 2 and 3 are silicon oxide films, 4 is a silicon nitride film, 5 is a resist, 6 is an N-type well region, and 7 is a P-type well region.
第１図（Ａ）は、シリコン基板１にシリコン酸化膜２
およびシリコン窒化膜４を形成したものである。FIG. 1A shows that a silicon oxide film 2 is formed on a silicon substrate 1.
And a silicon nitride film 4.
次に、ホトエッチにより、Ｎ型ウエル領域を形成する
ための窓をあけ、シリコン窒化膜４およびレジスト５を
マスクとしてＮ型ウエル領域を形成するための、例え
ば、燐のイオン８を注入する。こうして、第１図（Ｂ）
のように、Ｎ型ウエル領域６を形成した後、レジスト５
を剥離する。そして、第１図（Ｃ）のように、選択酸化
を行ない、シリコン酸化膜３を形成する。シリコン酸化
膜３の形成により、Ｎ型ウエル領域６の表面は、その領
域の境界部分からなだらかな傾斜をもって続くような形
状となる。その後、シリコン窒化膜４をエッチングし、
さらに、その下のシリコン酸化膜３をエッチングする。
シリコン酸化膜のエッチングは、第１図（Ａ）のシリコ
ン酸化膜２をエッチングする程度に行なう。それによ
り、Ｎ型ウエル領域６の表面の選択酸化したシリコン酸
化膜３の大部分が残る。ついで、残されたシリコン酸化
膜３をマスクとしてＰ型を形成するための、例えば、ボ
ロンのイオン９をイオン注入する。このようにして、第
１図（Ｄ）のようにＰ型ウエル領域７がＮ型ウエル領域
６に隣接して形成される。Next, a window for forming an N-type well region is opened by photoetching, and, for example, phosphorus ions 8 for forming an N-type well region are implanted using the silicon nitride film 4 and the resist 5 as a mask. Thus, FIG. 1 (B)
After forming the N-type well region 6 as shown in FIG.
Is peeled off. Then, as shown in FIG. 1C, selective oxidation is performed to form a silicon oxide film 3. Due to the formation of the silicon oxide film 3, the surface of the N-type well region 6 has a shape continuing from the boundary of the region with a gentle slope. After that, the silicon nitride film 4 is etched,
Further, the underlying silicon oxide film 3 is etched.
The etching of the silicon oxide film is performed to such an extent that the silicon oxide film 2 shown in FIG. 1A is etched. As a result, most of the selectively oxidized silicon oxide film 3 on the surface of the N-type well region 6 remains. Next, for example, boron ions 9 for forming a P-type are implanted using the remaining silicon oxide film 3 as a mask. Thus, the P-type well region 7 is formed adjacent to the N-type well region 6 as shown in FIG.
（発明の効果） 以上の説明から明らかなように、本発明によれば、シ
リコン基板にＮ型ウエル領域およびＰ型ウエル領域を形
成する半導体装置の製造方法において、シリコン基板に
形成されたウエル領域を高密度化することができる効果
がある。(Effects of the Invention) As is apparent from the above description, according to the present invention, in a method of manufacturing a semiconductor device in which an N-type well region and a P-type well region are formed on a silicon substrate, the well region formed on the silicon substrate is formed. Has the effect that the density can be increased.
また、Ｎ型ウエル領域上に選択酸化膜を形成すること
により、シリコン基板中に導入された不純物イオンが酸
化膜中に偏析することを小さくでき、不純物濃度の低下
を問題とする必要がないという効果がある。Further, by forming a selective oxide film on the N-type well region, segregation of impurity ions introduced into the silicon substrate into the oxide film can be reduced, and it is not necessary to reduce the impurity concentration. effective.
第１図は、本発明の半導体装置の製造方法の一実施例を
説明するための工程図、第２図は、従来の半導体装置の
製造方法の一例を説明するための工程図である。 １……シリコン基板、2,3……シリコン酸化膜、４……
シリコン窒化膜、５……レジスト、６……Ｎ型ウエル領
域、７……Ｐ型ウエル領域。FIG. 1 is a process diagram for explaining one embodiment of a method for manufacturing a semiconductor device according to the present invention, and FIG. 2 is a process diagram for explaining an example of a conventional method for manufacturing a semiconductor device. 1 ... Silicon substrate, 2,3 ... Silicon oxide film, 4 ...
Silicon nitride film, 5 resist, 6 N-type well region, 7 P-type well region.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭49−79189（ＪＰ，Ａ) 特開 昭49−60878（ＪＰ，Ａ) 特開 昭49−115647（ＪＰ，Ａ) 特開 昭49−119587（ＪＰ，Ａ) 特開 昭52−86083（ＪＰ，Ａ) 特公 平１−16018（ＪＰ，Ｂ２) ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-49-79189 (JP, A) JP-A-49-60878 (JP, A) JP-A-49-115647 (JP, A) 119587 (JP, A) JP-A-52-86083 (JP, A) Japanese Patent Publication No. 1-101818 (JP, B2)
Claims (1)
ウエル領域を形成する半導体装置の製造方法において、
前記シリコン基板上に酸化に対してマスク作用を有する
耐酸化膜を選択的に形成する工程、前記耐酸化膜を形成
した領域をマスクとして前記シリコン基板中にＮ型のイ
オンを導入することにより前記Ｎ型ウエル領域を形成す
る工程、前記耐酸化膜をマスクとして前記Ｎ型ウエル領
域を選択酸化し、前記Ｎ型ウエル領域上に選択酸化膜を
形成することにより前記Ｎ型ウエル領域の表面がその領
域の境界部分からなだらかな傾斜をもって続くようにす
る工程、前記耐酸化膜をエッチング除去する工程、前記
選択酸化膜をマスクとして前記シリコン基板中にＰ型の
イオンを導入することにより前記Ｎ型ウエル領域に隣接
して前記Ｐ型ウエル領域を形成する工程とを有すること
を特徴とする半導体装置の製造方法。In a method of manufacturing a semiconductor device, an N-type well region and a P-type well region are formed on a silicon substrate.
Selectively forming an oxidation-resistant film having a masking effect on oxidation on the silicon substrate, introducing N-type ions into the silicon substrate using the region where the oxidation-resistant film is formed as a mask; Forming an N-type well region, selectively oxidizing the N-type well region using the oxidation-resistant film as a mask, and forming a selective oxide film on the N-type well region so that the surface of the N-type well region is Making the continuation with a gentle slope from the boundary of the region, etching away the oxidation-resistant film, and introducing P-type ions into the silicon substrate using the selective oxidation film as a mask to form the N-type well. Forming the P-type well region adjacent to the region.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1341849A JP2572653B2 (en) | 1989-12-29 | 1989-12-29 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1341849A JP2572653B2 (en) | 1989-12-29 | 1989-12-29 | Method for manufacturing semiconductor device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11980879A Division JPS5643756A (en) | 1979-09-18 | 1979-09-18 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02224268A JPH02224268A (en) | 1990-09-06 |
| JP2572653B2 true JP2572653B2 (en) | 1997-01-16 |
Family
ID=18349229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1341849A Expired - Lifetime JP2572653B2 (en) | 1989-12-29 | 1989-12-29 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2572653B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480593B1 (en) * | 2002-01-04 | 2005-04-06 | 삼성전자주식회사 | Semiconductor device having align key for defining active region and method for manufacturing the same |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4960878A (en) * | 1972-10-17 | 1974-06-13 | ||
| US3821781A (en) * | 1972-11-01 | 1974-06-28 | Ibm | Complementary field effect transistors having p doped silicon gates |
| JPS49115647A (en) * | 1973-03-07 | 1974-11-05 | ||
| JPS604596B2 (en) * | 1973-03-14 | 1985-02-05 | 三菱電機株式会社 | Method of manufacturing complementary MOS integrated circuit |
| CA1017073A (en) * | 1974-06-03 | 1977-09-06 | Fairchild Camera And Instrument Corporation | Complementary insulated gate field effect transistor structure and process for fabricating the structure |
| JPS5286083A (en) * | 1976-01-12 | 1977-07-16 | Hitachi Ltd | Production of complimentary isolation gate field effect transistor |
| JPS54105987A (en) * | 1978-02-07 | 1979-08-20 | Seiko Epson Corp | Manufacture of semiconductor device |
| JPS55156370A (en) * | 1979-05-25 | 1980-12-05 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS6416018A (en) * | 1987-07-09 | 1989-01-19 | Nec Corp | Output buffer for mos semiconductor integrated circuit |
-
1989
- 1989-12-29 JP JP1341849A patent/JP2572653B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02224268A (en) | 1990-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5716887A (en) | Method of manufacturing BiCMOS device | |
| JP2521611B2 (en) | Method of manufacturing CMOS having twin well | |
| US5086005A (en) | Bipolar transistor and method for manufacturing the same | |
| US4578859A (en) | Implant mask reversal process | |
| JP2572653B2 (en) | Method for manufacturing semiconductor device | |
| JP2602142B2 (en) | Method for manufacturing semiconductor device | |
| JPS6242382B2 (en) | ||
| JPS60193371A (en) | Manufacture of semiconductor device | |
| JPS6315744B2 (en) | ||
| JP3062597B2 (en) | Method for manufacturing semiconductor device | |
| JPS6150398B2 (en) | ||
| JPH0316150A (en) | Manufacture of semiconductor element | |
| JPH0387060A (en) | Manufacture of semiconductor device | |
| JPS60226135A (en) | Manufacture of semiconductor device | |
| JPS59177941A (en) | Manufacture of element isolation region | |
| JPH05259106A (en) | Manufacture of semiconductor device | |
| JPH02224269A (en) | Semiconductor device | |
| JPS58201341A (en) | Preparation of semiconductor device | |
| JPH0656849B2 (en) | Method of forming contact hole in semiconductor device and method of manufacturing semiconductor device | |
| JPS58192348A (en) | Manufacture of semiconductor device | |
| JPS61290754A (en) | Manufacture of semiconductor device | |
| JPH053210A (en) | Manufacture of semiconductor device | |
| JPH0794734A (en) | Method of manufacturing transistor with high withstanding voltage | |
| JPS61172369A (en) | Manufacture of semiconductor device | |
| JPH06188250A (en) | Manufacture of semiconductor device |