JP2545450B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2545450B2
JP2545450B2 JP63267520A JP26752088A JP2545450B2 JP 2545450 B2 JP2545450 B2 JP 2545450B2 JP 63267520 A JP63267520 A JP 63267520A JP 26752088 A JP26752088 A JP 26752088A JP 2545450 B2 JP2545450 B2 JP 2545450B2
Authority
JP
Japan
Prior art keywords
silicon oxide
oxide film
film
organic silicon
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63267520A
Other languages
Japanese (ja)
Other versions
JPH02114524A (en
Inventor
薫 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63267520A priority Critical patent/JP2545450B2/en
Publication of JPH02114524A publication Critical patent/JPH02114524A/en
Application granted granted Critical
Publication of JP2545450B2 publication Critical patent/JP2545450B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 [概要] 半導体装置の製造過程の一工程であるシリコン酸化膜
のドライエッチング工程に関し、 有機基を含む被エッチング膜に対するエッチング速度
が大きく、かつ下地膜(無機シリコン酸化膜)との選択
比の大きいエッチング方法を提供することを目的とし、 無機シリコン酸化膜上に形成された有機シリコン酸化膜
を、フッ素含有ガスと酸素とからなる混合ガスでドライ
エッチングするように構成する。
DETAILED DESCRIPTION OF THE INVENTION [Outline] A dry etching process of a silicon oxide film, which is one process of a semiconductor device manufacturing process, relates to a dry etching process for a film to be etched containing an organic group and a base film (inorganic silicon oxide film). ), The organic silicon oxide film formed on the inorganic silicon oxide film is dry-etched with a mixed gas containing a fluorine-containing gas and oxygen. .

[産業上の利用分野] この発明は半導体装置の製造過程の一工程であるシリ
コン酸化膜のドライエッチング工程に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dry etching process of a silicon oxide film, which is one process of manufacturing a semiconductor device.

近年の半導体装置の高集積化にともない複数の回路配
線が絶縁膜を介して積層される構成が実用化されてい
る。このような回路配線では下層の回路配線による凹凸
を有機シリコンの塗布により平坦化し、その上に上層の
回路配線がパターニングされている。
With the recent trend toward higher integration of semiconductor devices, a configuration in which a plurality of circuit wirings are stacked with an insulating film interposed between them has been put into practical use. In such circuit wiring, unevenness due to the circuit wiring in the lower layer is flattened by applying organic silicon, and the circuit wiring in the upper layer is patterned thereon.

[従来の技術] 従来、ウェハ上に複数層の回路配線を積層する場合に
は、まず第1図(a)に示すように例えばウェハ1上に
アルミニウムで所定の配線2をパターニングした後、Si
O2のCVD膜にてなる第一の下地膜3(無機シリコン酸化
膜)が絶縁膜として形成される。そして、配線2による
第一の下地膜3の凹凸を平坦化するために、その第一の
下地膜3上にアルガノシラノール等の有機シリコン材料
を塗布してアニール処理を施すことにより、第1図
(b)に示すように有機基を含むSiO2で表面が平坦な有
機シリコン酸化膜4が形成される。この後、第1図
(c)に示すように前記第一の下地膜3の凸部が露出す
るまで有機シリコン酸化膜4がフッ素含有ガスで一様に
かつ平坦にドライエッチングされる。そして、第1図
(d)に示すように膜厚を薄くした有機シリコン酸化膜
4の上に第二の下地膜5が絶縁膜として形成され、その
上に所定の回路配線がパターニングされる。
[Prior Art] Conventionally, when laminating a plurality of layers of circuit wiring on a wafer, first, as shown in FIG. 1A, for example, a predetermined wiring 2 is patterned with aluminum on the wafer 1 and then Si is formed.
The first base film 3 (inorganic silicon oxide film) made of a CVD film of O 2 is formed as an insulating film. Then, in order to flatten the unevenness of the first underlayer film 3 due to the wiring 2, an organic silicon material such as arganosilanol is applied on the first underlayer film 3 and an annealing treatment is applied to the first underlayer film 3. As shown in FIG. 2B, an organic silicon oxide film 4 having a flat surface is formed of SiO 2 containing an organic group. Thereafter, as shown in FIG. 1 (c), the organic silicon oxide film 4 is uniformly and flatly dry-etched with a fluorine-containing gas until the convex portions of the first base film 3 are exposed. Then, as shown in FIG. 1 (d), a second base film 5 is formed as an insulating film on the thin organic silicon oxide film 4, and a predetermined circuit wiring is patterned thereon.

[発明が解決しようとする課題] 上記のように有機シリコン酸化膜4をドライエッチン
グして有機シリコン酸化膜4の膜厚を薄くするのは、上
下の配線の接続のためのスルーホールを浅くすることに
よりそのスルーホールのエッチング及びそのスルーホー
ル内へのアルミニウムの蒸着に要する時間を短縮するた
めである。ところが、有機シリコン材料をアニール処理
して形成される有機シリコン酸化膜4にはSiO2の他にSi
とメチル基、フェニル基あるいはビニル基等の有機基と
の結合が存在するため、エッチング時に活性イオンやラ
ジカルと主として被エッチング膜を構成するSiO2との反
応がこの有機基で阻害される。この結果、有機シリコン
酸化膜4のエッチング速度が低下することによりスルー
プットが低下するとともに、有機シリコン酸化膜4と第
一の下地膜3との選択比が小さいという問題点があっ
た。
[Problems to be Solved by the Invention] The thinning of the thickness of the organic silicon oxide film 4 by dry etching the organic silicon oxide film 4 as described above makes the through holes for connecting the upper and lower wirings shallow. This is to shorten the time required for etching the through hole and vapor deposition of aluminum into the through hole. However, the organic silicon oxide film 4 formed by annealing the organic silicon material contains Si in addition to SiO 2.
Since there is a bond between an organic group such as a methyl group, a phenyl group or a vinyl group, the reaction between active ions or radicals and SiO 2 which mainly constitutes the film to be etched is inhibited by this organic group during etching. As a result, there is a problem that the etching rate of the organic silicon oxide film 4 is reduced and thus the throughput is reduced, and the selection ratio between the organic silicon oxide film 4 and the first base film 3 is small.

この発明の目的は有機基を含む被エッチング膜に対す
るエッチング速度が大きく、かつ下地膜(無機シリコン
酸化膜)との選択比の大きいエッチング方法を提供する
にある。
An object of the present invention is to provide an etching method which has a high etching rate for a film to be etched containing an organic group and a large selection ratio with respect to a base film (inorganic silicon oxide film).

[課題を解決するための手段] 上記目的は、無機シリコン酸化膜上に形成された有機
シリコン酸化膜を、フッ素含有ガスと酸素とからなる混
合ガスでドライエッチングすることにより達成される。
[Means for Solving the Problems] The above object is achieved by dry-etching an organic silicon oxide film formed on an inorganic silicon oxide film with a mixed gas containing a fluorine-containing gas and oxygen.

[作用] 混合ガスに添加された酸素はドライエッチングの過程
で有機シリコン酸化膜に含まれる有機基をCO2とH2Oに分
解して昇華させ、その有機基がエッチングの障害となる
ことを防止して有機シリコン酸化膜のエッチング速度を
向上させる。一方、ドライエッチングに用いる混合ガス
に酸素を添加しても下地膜としての無機シリコン酸化膜
のエッチング速度は殆ど変化がない。その結果、下地膜
としての無機シリコン酸化膜と被エッチング膜としての
有機シリコン酸化膜との選択比が格段に向上する。
[Function] Oxygen added to the mixed gas decomposes the organic groups contained in the organic silicon oxide film into CO 2 and H 2 O during the dry etching process to sublimate, and the organic groups interfere with the etching. Prevents and improves the etching rate of the organic silicon oxide film. On the other hand, even if oxygen is added to the mixed gas used for dry etching, the etching rate of the inorganic silicon oxide film as the base film hardly changes. As a result, the selection ratio between the inorganic silicon oxide film as the base film and the organic silicon oxide film as the film to be etched is significantly improved.

[実施例] 以下、この発明を具体化した一実施例を説明する。[Embodiment] An embodiment of the present invention will be described below.

この実施例では第1図(b)に示す有機シリコン酸化
膜4に対し次に示す条件でリアクティブ・イオンエッチ
ングを施す。
In this embodiment, reactive ion etching is applied to the organic silicon oxide film 4 shown in FIG. 1 (b) under the following conditions.

そのエッチングに使用する反応ガスは、 CF4+CHF3+O2 から成る混合ガスを用いる。そして、例えば CF4・100N2 sccm+CHF3・100N2 sccm に対し、O2を0〜100N2 sccmで変化させ、これらの混合
ガスを0.4torrの圧力及び800Wの電界中でRIE装置により
リアクティブ・イオンエッチングした場合のO2添加量の
変化に対するエッチング速度及び選択比の変化を第2図
に示す。そして、第2図では有機シリコン酸化膜4のエ
ッチング速度Aと第一の下地膜3(無機シリコン酸化
膜)のエッチング速度B及び選択比Cが示されている。
The reaction gas used for the etching is a mixed gas of CF 4 + CHF 3 + O 2 . Then, for example, with respect to CF 4 · 100N 2 sccm + CHF 3 · 100N 2 sccm, the O 2 varied 0~100N 2 sccm, Reactive by RIE device mixtures of these gases in the field of pressure 0.4torr and 800W FIG. 2 shows changes in etching rate and selectivity with respect to changes in the amount of added O 2 when ion etching is performed. Then, FIG. 2 shows the etching rate A of the organic silicon oxide film 4, the etching rate B and the selection ratio C of the first base film 3 (inorganic silicon oxide film).

すなわち、有機基を含む有機シリコン酸化膜4に対し
てはO2の流量を混合ガスの全流量の約10%以上とすると
エッチング速度AがO2を加えない場合に比べて約8倍と
なって飛躍的に向上し、第一の下地膜3に対してはO2
流量はエッチング速度Bにほとんど寄与しない。従っ
て、有機シリコン酸化膜4のエッチング速度Aと第一の
下地膜3のエッチング速度Bとに大きな隔たりが生じ、
この結果選択比CはO2を添加しない場合に比べ約6倍に
大きくなる。
That is, when the flow rate of O 2 is about 10% or more of the total flow rate of the mixed gas with respect to the organic silicon oxide film 4 containing an organic group, the etching rate A is about 8 times as compared with the case where O 2 is not added. The flow rate of O 2 contributes little to the etching rate B for the first underlayer 3. Therefore, a large gap occurs between the etching rate A of the organic silicon oxide film 4 and the etching rate B of the first base film 3,
As a result, the selection ratio C becomes about 6 times larger than that when O 2 is not added.

このような有機シリコン酸化膜4のエッチング速度の
向上は混合ガスにO2を添加することにより、同有機シリ
コン酸化膜4表面の有機基CxHyがO2プラズマと反応して
CO2とH2Oに分解されて昇華され、この結果SiO2と活性イ
オン及びラジカルとが有機基で阻害されることなく反応
可能となるからである。
In order to improve the etching rate of the organic silicon oxide film 4 as described above, by adding O 2 to the mixed gas, the organic group CxHy on the surface of the organic silicon oxide film 4 reacts with O 2 plasma.
This is because it is decomposed into CO 2 and H 2 O and sublimated, and as a result, SiO 2 can react with the active ions and radicals without being blocked by the organic groups.

[発明の効果] 以上詳述したように、この発明は被エッチング膜とし
ての有機シリコン酸化膜に対するエッチング速度が大き
く、かつ有機基を含まない下地膜としての無機シリコン
酸化膜との選択比の大きいエッチング方法を提供するこ
とができる優れた効果を発揮する。
[Effects of the Invention] As described in detail above, the present invention has a high etching rate for an organic silicon oxide film as a film to be etched and a large selection ratio with respect to an inorganic silicon oxide film as a base film containing no organic group. An excellent effect that the etching method can be provided is exhibited.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明及び従来の半導体装置の製造過程を示す
断面図、第2図はO2流量を変化させた場合のエッチング
速度と選択比とを示すグラフ図である。 図中、1はウェハ、3は下地膜(無機シリコン酸化
膜)、4は有機シリコン酸化膜である。
FIG. 1 is a cross-sectional view showing a manufacturing process of a semiconductor device of the present invention and a conventional semiconductor device, and FIG. 2 is a graph showing an etching rate and a selection ratio when the O 2 flow rate is changed. In the figure, 1 is a wafer, 3 is a base film (inorganic silicon oxide film), and 4 is an organic silicon oxide film.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】無機シリコン酸化膜上に形成された有機シ
リコン酸化膜を、フッ素含有ガスと酸素とからなる混合
ガスでドライエッチングする工程を含むことを特徴とす
る半導体装置の製造方法。
1. A method of manufacturing a semiconductor device, comprising a step of dry etching an organic silicon oxide film formed on an inorganic silicon oxide film with a mixed gas containing a fluorine-containing gas and oxygen.
JP63267520A 1988-10-24 1988-10-24 Method for manufacturing semiconductor device Expired - Lifetime JP2545450B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63267520A JP2545450B2 (en) 1988-10-24 1988-10-24 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63267520A JP2545450B2 (en) 1988-10-24 1988-10-24 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH02114524A JPH02114524A (en) 1990-04-26
JP2545450B2 true JP2545450B2 (en) 1996-10-16

Family

ID=17445978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63267520A Expired - Lifetime JP2545450B2 (en) 1988-10-24 1988-10-24 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2545450B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2739853B2 (en) * 1995-11-28 1998-04-15 日本電気株式会社 Semiconductor device manufacturing method and etching method
JP4963156B2 (en) * 2003-10-03 2012-06-27 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4004044A (en) * 1975-05-09 1977-01-18 International Business Machines Corporation Method for forming patterned films utilizing a transparent lift-off mask
US4180432A (en) * 1977-12-19 1979-12-25 International Business Machines Corporation Process for etching SiO2 layers to silicon in a moderate vacuum gas plasma
JPS60262425A (en) * 1984-06-08 1985-12-25 Nippon Telegr & Teleph Corp <Ntt> Working method of substrate
US4676867A (en) * 1986-06-06 1987-06-30 Rockwell International Corporation Planarization process for double metal MOS using spin-on glass as a sacrificial layer

Also Published As

Publication number Publication date
JPH02114524A (en) 1990-04-26

Similar Documents

Publication Publication Date Title
JP3365554B2 (en) Method for manufacturing semiconductor device
US5110712A (en) Incorporation of dielectric layers in a semiconductor
KR970011134B1 (en) Process for preferentially etching polycrystalline silicon
JPH01290236A (en) Method of levelling wide trench
JP3781729B2 (en) Manufacturing method of semiconductor device
JP2545450B2 (en) Method for manufacturing semiconductor device
GB2300303A (en) Etching silicon oxide during semiconductor manufacture
EP0296707A1 (en) Incorporation of dielectric layers in a semiconductor
US5977608A (en) Modified poly-buffered isolation
JPH0428231A (en) Manufacture of semiconductor device
JPH09293727A (en) Manufacture of semiconductor device
JP2975496B2 (en) Method of forming element isolation structure
JPH09321024A (en) Manufacture of semiconductor device
JPH0265256A (en) Manufacture of semiconductor device
JPH07135247A (en) Manufacture of semiconductor device
KR100585082B1 (en) Method for forming a contact hole of a semiconductor device
JPH08153708A (en) Method and device for etching
JPH04356944A (en) Semiconductor device and its manufacture
JPH0528489B2 (en)
JPH0273652A (en) Manufacture of semiconductor device
KR100545176B1 (en) Method for forming the Isolation Layer of Semiconductor Device
KR100202199B1 (en) Planarization method of metal thin film of semiconductor device
JPH08162449A (en) Method of forming insulating film
JPH0810692B2 (en) Method for manufacturing semiconductor device
JPH1116887A (en) Etching method