JPH06275605A - Formation of element isolation structure - Google Patents

Formation of element isolation structure

Info

Publication number
JPH06275605A
JPH06275605A JP6221393A JP6221393A JPH06275605A JP H06275605 A JPH06275605 A JP H06275605A JP 6221393 A JP6221393 A JP 6221393A JP 6221393 A JP6221393 A JP 6221393A JP H06275605 A JPH06275605 A JP H06275605A
Authority
JP
Japan
Prior art keywords
film
oxide film
forming
silicon
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6221393A
Other languages
Japanese (ja)
Inventor
Tomohito Nakamura
智史 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP6221393A priority Critical patent/JPH06275605A/en
Publication of JPH06275605A publication Critical patent/JPH06275605A/en
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

PURPOSE:To isolate an element forming region with higher accuracy of dimensions by selectively growing a field oxide film on the surface of a semiconductor substrate. CONSTITUTION:A first silicon oxide film 12, a poly-silicon film 13, a second silicon oxide film 14, and a silicon nitride film 16 are formed on a silicon substrate 11 in a form of lamination. Further, a resist 18 is pattern-formed on a region on the element forming region 17. A silicon nitride film 16 is patterned by anisotropic etching using the resist 18 as a mask. In this instance, the etching is securely stopped at the second silicon oxide film 14. Then, the exposed second silicon oxide film 14 is removed, and, after that, a field oxide film 19 is grown by selective oxidation using the silicon nitride film 16 as a mask. The dispersion of the etching of the silicon nitride film 16 will not be transferred to the poly- silicon film 13 so that it is possible to highly accurately control the length of the bird's beak 20.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体基板の表面に選
択的にフィールド酸化膜を成長させることによって素子
形成領域を分離するための、素子分離構造の形成方法に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming an element isolation structure for isolating an element formation region by selectively growing a field oxide film on the surface of a semiconductor substrate.

【0002】[0002]

【従来の技術】半導体基板上に形成される複数個の素子
を電気的に分離するために、従来から、LOCOS(Lo
cal Oxidation of Silicon)法が広く用いられている。
LOCOS法では、半導体基板上にパッド酸化膜が形成
され、このパッド酸化膜の上に、素子形成領域を被覆す
る窒化膜がパターン形成される。そして、この窒化膜を
マスクとした熱酸化処理によって、素子形成領域のまわ
りにフィールド酸化膜が成長し、このフィールド酸化膜
によって素子形成領域間の分離が達成される。
2. Description of the Related Art In order to electrically separate a plurality of elements formed on a semiconductor substrate, a LOCOS (Lo
The cal Oxidation of Silicon method is widely used.
In the LOCOS method, a pad oxide film is formed on a semiconductor substrate, and a nitride film covering an element formation region is patterned on the pad oxide film. Then, a field oxide film grows around the element forming region by the thermal oxidation process using the nitride film as a mask, and the field oxide film achieves isolation between the element forming regions.

【0003】しかし、LOCOS法では、フィールド酸
化膜の縁部のバーズビークが素子形成領域内に長く延び
て形成され、そのため、実質的な素子形成領域の面積が
小さくなるという欠点があった。この問題を解決した典
型的な先行技術はLOPOS法と呼ばれ、図3および図
4に示されている。まず、図3(a) に示すようにシリコ
ン基板1の表面にパッド酸化膜2が形成される。そし
て、図3(b) に示すように、パッド酸化膜2上にポリシ
リコン膜3が形成される。このポリシリコン膜3の膜厚
は、たとえば1200Åとされる。ポリシリコン膜3上
には、図3(c) に示すように、窒化シリコン(Si3
4 )膜4が形成される。この窒化シリコン膜4上には、
素子形成領域8の上方の領域にレジスト9がパターン形
成される。
However, the LOCOS method has a drawback in that bird's beaks at the edges of the field oxide film are formed to extend in the element forming region for a long time, and thus the area of the element forming region is substantially reduced. A typical prior art that solves this problem is called the LOPOS method and is shown in FIGS. First, as shown in FIG. 3A, a pad oxide film 2 is formed on the surface of the silicon substrate 1. Then, as shown in FIG. 3B, a polysilicon film 3 is formed on the pad oxide film 2. The film thickness of the polysilicon film 3 is, for example, 1200Å. On the polysilicon film 3, as shown in FIG. 3 (c), silicon nitride (Si 3 N
4 ) The film 4 is formed. On this silicon nitride film 4,
A resist 9 is patterned in a region above the element forming region 8.

【0004】次に、図4(d) に示すように、レジスト9
をマスクとした異方性エッチングが行われる。これよ
り、素子形成領域8上にシリコン窒化膜4が残るよう
に、このシリコン窒化膜4がパターニングされる。この
とき同時に、ポリシリコン膜3は、最初の膜厚の半分程
度の膜厚(たとえば600Å)となるまでエッチングさ
れる。
Next, as shown in FIG.
Is used as a mask for anisotropic etching. As a result, the silicon nitride film 4 is patterned so that the silicon nitride film 4 remains on the element forming region 8. At this time, at the same time, the polysilicon film 3 is etched until the film thickness becomes about half the initial film thickness (for example, 600 Å).

【0005】次に、シリコン窒化膜4をマスクとして酸
化処理を施すと、図4(e) に示すように、シリコン窒化
膜4で被覆されていない領域にフィールド酸化膜5が成
長する。このとき、シリコン窒化膜4の直下のポリシリ
コン膜3には酸素はあまり速やかには浸透しないので、
バーズビーク7は素子形成領域8内にあまり長く延びる
ことはない。
Next, an oxidation process is performed using the silicon nitride film 4 as a mask, so that a field oxide film 5 grows in a region not covered with the silicon nitride film 4, as shown in FIG. 4 (e). At this time, since oxygen does not permeate into the polysilicon film 3 immediately below the silicon nitride film 4 very quickly,
The bird's beak 7 does not extend so long in the element formation region 8.

【0006】最後に、図4(f) に示すように、シリコン
窒化膜4、ポリシリコン膜3およびパッド酸化膜2が除
去され、フィールド酸化膜5によって分離された素子形
成領域8が得られる。このようにして、バーズビーク7
の短いフィールド酸化膜5を形成できるから、広い素子
形成領域8を得ることができる。
Finally, as shown in FIG. 4 (f), the silicon nitride film 4, the polysilicon film 3 and the pad oxide film 2 are removed, and an element forming region 8 separated by the field oxide film 5 is obtained. In this way, bird's beak 7
Since the field oxide film 5 having a short length can be formed, a wide element forming region 8 can be obtained.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上述の
先行技術では、シリコン窒化膜4をエッチングする図4
(d) の工程において、エッチング装置内のプラズマの不
均一性などのために、シリコン窒化膜4のエッチングレ
ートにはウエハ面内でばらつきが生じる。このため、シ
リコン窒化膜4のエッチングの不均一性が、シリコン窒
化膜4に続いてエッチングされるポリシリコン膜3に転
写される。その結果、ポリシリコン膜3の残膜3aの膜
厚には、ウエハ面内でばらつきが生じる。そのため、バ
ーズビーク7の長さは、ウエハ面内でばらつくことにな
る。すなわち、残膜3aが厚い箇所ではバーズビーク7
は短くなり、残膜3aが薄い箇所ではバーズビーク7は
長くなる。その結果、素子形成領域8の面積がウエハ面
内で不均一になり、素子特性に悪影響を与えるという問
題があった。
However, in the above-mentioned prior art, the silicon nitride film 4 is etched as shown in FIG.
In the step (d), the etching rate of the silicon nitride film 4 varies within the wafer surface due to nonuniformity of plasma in the etching apparatus. Therefore, the nonuniformity of the etching of the silicon nitride film 4 is transferred to the polysilicon film 3 which is subsequently etched after the silicon nitride film 4. As a result, the film thickness of the residual film 3a of the polysilicon film 3 varies within the wafer surface. Therefore, the length of the bird's beak 7 varies within the wafer surface. That is, the bird's beak 7 is formed at a portion where the residual film 3a is thick.
Becomes shorter and the bird's beak 7 becomes longer where the residual film 3a is thin. As a result, there has been a problem that the area of the element formation region 8 becomes non-uniform within the wafer surface, which adversely affects the element characteristics.

【0008】この問題を解決するために、ウエハ面内に
おけるエッチングレートの均一性を向上することが考え
られる。しかし、そのためには、エッチング装置内のプ
ラズマの均一性を向上したりウエハの温度の面内均一性
を向上したりするなどの根本的な対策が必要である。そ
のため、生産コストの大幅な増加が避けられず、実用的
ではない。
In order to solve this problem, it is considered to improve the uniformity of the etching rate within the wafer surface. However, for that purpose, it is necessary to take fundamental measures such as improving the uniformity of plasma in the etching apparatus and improving the in-plane uniformity of the temperature of the wafer. Therefore, a large increase in production cost is inevitable and impractical.

【0009】そこで、本発明の目的は、上述の技術的課
題を解決し、バーズビークの長さを高精度で制御して、
高い寸法精度で素子形成領域を分離することができる素
子分離構造の形成方法を提供することである。
Therefore, an object of the present invention is to solve the above-mentioned technical problems and to control the length of bird's beak with high precision,
An object of the present invention is to provide a method for forming an element isolation structure capable of isolating an element formation region with high dimensional accuracy.

【0010】[0010]

【課題を解決するための手段および作用】上記の目的を
達成するための本発明の素子分離構造の形成方法は、半
導体基板上にポリシリコン膜を形成する工程と、ポリシ
リコン膜の上にエッチングストッパ層を形成する工程
と、エッチングストッパ層の上に耐酸化性膜を形成する
工程と、所定領域に耐酸化性膜を残すように、この耐酸
化性膜を上記エッチングストッパ層が露出するまで選択
的にエッチングする工程と、上記耐酸化性膜をマスクと
した選択的な酸化により、耐酸化性膜が形成されている
領域以外の領域にフィールド酸化膜を成長させる工程と
を含むことを特徴とする。
The method for forming an element isolation structure according to the present invention for achieving the above object comprises a step of forming a polysilicon film on a semiconductor substrate and an etching on the polysilicon film. Forming a stopper layer, forming an oxidation resistant film on the etching stopper layer, and exposing the oxidation resistant film until the etching stopper layer is exposed so that the oxidation resistant film is left in a predetermined region. And a step of growing a field oxide film in a region other than the region where the oxidation resistant film is formed by selective oxidation using the oxidation resistant film as a mask. And

【0011】なお、上記ポリシリコン膜を形成する工程
の前に、上記半導体基板の表面に酸化膜を形成する工程
をさらに含むことが好ましい。この場合には、上記ポリ
シリコン膜は上記酸化膜の表面に形成されることにな
る。上記の方法によれば、耐酸化性膜を選択的にエッチ
ングする際に、このエッチングはエッチングストッパ層
で停止する。そのため、エッチングストッパ層の下部の
ポリシリコン膜に耐酸化性膜のエッチングのばらつきの
影響が及ぶことがない。そのため、ポリシリコン膜は半
導体基板の各部で均一な膜厚を有することができる。そ
の結果、耐酸化性膜をマスクとした選択的酸化によって
フィールド酸化膜を成長させたときに、このフィールド
酸化膜のバーズビークの長さは、高精度で制御される。
したがって、高い寸法精度で素子形成領域を分離するこ
とができる。
It is preferable to further include a step of forming an oxide film on the surface of the semiconductor substrate before the step of forming the polysilicon film. In this case, the polysilicon film is formed on the surface of the oxide film. According to the above method, when the oxidation resistant film is selectively etched, this etching stops at the etching stopper layer. Therefore, the polysilicon film below the etching stopper layer is not affected by variations in etching of the oxidation resistant film. Therefore, the polysilicon film can have a uniform film thickness in each part of the semiconductor substrate. As a result, when the field oxide film is grown by selective oxidation using the oxidation resistant film as a mask, the length of the bird's beak of the field oxide film is controlled with high accuracy.
Therefore, the element formation region can be separated with high dimensional accuracy.

【0012】上記ポリシリコン膜と上記エッチングスト
ッパ層とは、請求項4に記載されているように、同一の
CVD装置を用いて連続的に形成されてもよい。このよ
うにすれば、素子分離構造の形成工程を簡素化できる。
なお、半導体基板の表面に酸化膜を形成するときには、
この酸化膜の膜厚は、300Å以下であることが好まし
い。これは、バーズビークがあまり長く延びないように
するためである。
The polysilicon film and the etching stopper layer may be continuously formed by using the same CVD apparatus as described in claim 4. By doing so, the step of forming the element isolation structure can be simplified.
When forming an oxide film on the surface of the semiconductor substrate,
The thickness of the oxide film is preferably 300 Å or less. This is to prevent the bird's beak from extending too long.

【0013】また、上記ポリシリコン膜の膜厚は、30
0Å乃至1200Åの範囲であることが好ましい。ポリ
シリコン膜の膜厚が上記の範囲よりも薄いときにはバー
ズビークが長く延びて素子形成領域を狭めるおそれがあ
る。また、ポリシリコン膜の膜厚が上記の範囲よりも厚
いときには、フィールド酸化膜の縁部の立ち上がりが急
峻になり、半導体基板とフィールド酸化膜の表面との間
に明確な段差が生じるおそれがある。すなわち、バーズ
ビークを妥当な形状とするためには、ポリシリコン膜の
膜厚を上記の範囲内の値とすることが好ましい。
The thickness of the polysilicon film is 30.
It is preferably in the range of 0Å to 1200Å. If the thickness of the polysilicon film is smaller than the above range, the bird's beak may extend for a long time to narrow the element formation region. Further, when the thickness of the polysilicon film is thicker than the above range, the edge of the field oxide film may be sharply raised, and a clear step may occur between the semiconductor substrate and the surface of the field oxide film. . That is, in order to make the bird's beak into an appropriate shape, it is preferable to set the film thickness of the polysilicon film to a value within the above range.

【0014】同様に、エッチングストッパ層がシリコン
酸化膜で構成されるときには、バーズビークを妥当な形
状とするために、このエッチングストッパ層の膜厚を3
00Å以下とすることが好ましい。
Similarly, when the etching stopper layer is composed of a silicon oxide film, the film thickness of the etching stopper layer is set to 3 in order to make the bird's beak a proper shape.
It is preferably set to 00Å or less.

【0015】[0015]

【実施例】以下では、本発明の実施例を、添付図面を参
照して詳細に説明する。図1および図2は本発明の一実
施例の素子分離構造の形成方法を工程順に示す断面図で
ある。まず、図1(a) に示されているように、シリコン
基板11の表面を950℃の酸化雰囲気中で熱酸化し、
パッド酸化膜としての第1シリコン酸化膜12を形成す
る。この第1シリコン酸化膜12の膜厚は、たとえば3
00Å程度とされる。
Embodiments of the present invention will be described in detail below with reference to the accompanying drawings. 1 and 2 are cross-sectional views showing a method of forming an element isolation structure according to an embodiment of the present invention in the order of steps. First, as shown in FIG. 1A, the surface of the silicon substrate 11 is thermally oxidized in an oxidizing atmosphere at 950 ° C.,
A first silicon oxide film 12 is formed as a pad oxide film. The film thickness of the first silicon oxide film 12 is, for example, 3
It is set to about 00Å.

【0016】次に、図1(b) に示すように、シリコン酸
化膜12の上に、600Å程度のポリシリコン膜13が
形成され、さらに、その上にエッチングストッパ層とし
ての300Å程度の第2シリコン酸化膜14が形成され
る。ポリシリコン膜13の形成は、減圧CVD(化学的
気相成長)装置を用いて行われる。すなわち、膜形成室
内の温度を700℃程度とし、SiH4 ガスを熱分解し
てポリシリコン膜13が形成される。その後、ポリシリ
コン膜13の表面を900℃の酸化雰囲気中で熱酸化す
ることにより、第2シリコン酸化膜14が形成される。
Next, as shown in FIG. 1 (b), a polysilicon film 13 of about 600 Å is formed on the silicon oxide film 12, and a second film of about 300 Å as an etching stopper layer is further formed thereon. The silicon oxide film 14 is formed. The polysilicon film 13 is formed by using a low pressure CVD (chemical vapor deposition) device. That is, the temperature in the film forming chamber is set to about 700 ° C., and the SiH 4 gas is thermally decomposed to form the polysilicon film 13. Then, the surface of the polysilicon film 13 is thermally oxidized in an oxidizing atmosphere at 900 ° C. to form the second silicon oxide film 14.

【0017】なお、第2シリコン酸化膜14の形成は、
減圧CVD装置を用いて行うこともできる。この場合に
は、ポリシリコン膜13の形成後に、引続きSiH4
スとN2 Oガスとを同時に膜形成室内に供給し、この混
合ガスを熱分解することにより、ポリシリコン膜13上
に第2シリコン酸化膜14を堆積させればよい。このよ
うにすれば、ポリシリコン膜13および第2シリコン酸
化膜14を連続的に形成することができる。
The formation of the second silicon oxide film 14 is
It can also be performed using a low pressure CVD apparatus. In this case, after the polysilicon film 13 is formed, the SiH 4 gas and the N 2 O gas are continuously supplied into the film forming chamber at the same time, and the mixed gas is thermally decomposed to form a second film on the polysilicon film 13. The silicon oxide film 14 may be deposited. By doing so, the polysilicon film 13 and the second silicon oxide film 14 can be continuously formed.

【0018】次に、図1(c) に示すように、耐酸化性膜
としてのシリコン窒化膜16が、ポリシリコン膜13上
に堆積させられる。シリコン窒化膜16の形成は、たと
えば、減圧CVD装置を用いて行われる。このとき、膜
形成室内の温度はたとえば780℃とされ、SiH2
2 ガスとNH3 ガスとが原料ガスとして膜形成室内に
供給される。そして、これらの原料ガスの熱分解によっ
てシリコン窒化膜16が形成される。シリコン窒化膜1
6の膜厚は、たとえば、3000Å程度とされる。シリ
コン窒化膜16上には、トランジスタなどの素子を形成
すべき素子形成領域17の直上の領域にレジスト18が
パターン形成される。
Next, as shown in FIG. 1C, a silicon nitride film 16 as an oxidation resistant film is deposited on the polysilicon film 13. The silicon nitride film 16 is formed using, for example, a low pressure CVD apparatus. At this time, the temperature inside the film forming chamber is set to, for example, 780 ° C., and SiH 2 C
The l 2 gas and the NH 3 gas are supplied into the film forming chamber as raw material gases. Then, the silicon nitride film 16 is formed by thermal decomposition of these source gases. Silicon nitride film 1
The film thickness of 6 is, for example, about 3000 Å. A resist 18 is patterned on the silicon nitride film 16 in a region directly above an element formation region 17 where an element such as a transistor is to be formed.

【0019】次に、図1(d) に示されているように、レ
ジスト18をマスクとした異方性エッチング(たとえば
反応性イオンエッチング法)によって、シリコン窒化膜
16のパターニングが行われる。この異方性エッチング
は、酸化シリコンに対する窒化シリコンの選択比が高い
条件で行われる。そして、エッチングは、第2シリコン
酸化膜14が露出するまで行われ、この第2シリコン酸
化膜14によって停止される。これにより、ウエハ面内
においてエッチングレートのばらつきが生じていたとし
ても、レジスト18で被覆されていない部分のシリコン
窒化膜14は、確実に除去される。また、シリコン窒化
膜16のエッチングのばらつきの影響は、第2シリコン
酸化膜14によって完全に遮断され、ポリシリコン膜1
3に及ぶことはない。
Next, as shown in FIG. 1D, the silicon nitride film 16 is patterned by anisotropic etching (eg, reactive ion etching) using the resist 18 as a mask. This anisotropic etching is performed under the condition that the selection ratio of silicon nitride to silicon oxide is high. Then, the etching is performed until the second silicon oxide film 14 is exposed, and is stopped by the second silicon oxide film 14. As a result, even if the etching rate varies within the wafer surface, the silicon nitride film 14 in the portion not covered with the resist 18 is reliably removed. Further, the influence of variations in the etching of the silicon nitride film 16 is completely blocked by the second silicon oxide film 14, and the polysilicon film 1
No more than three.

【0020】次に、図2(e) に示すように、第2シリコ
ン酸化膜14の露出部分が、フッ酸(HF)などによっ
てエッチング除去され、シリコン窒化膜16が形成され
ていない領域においてポリシリコン膜13が露出させら
れる。なお、この第2シリコン酸化膜14の露出部分を
エッチング除去する工程は省かれてもよい。上記のよう
にシリコン窒化膜16のエッチングのばらつきの影響は
第2シリコン酸化膜14によって完全に遮断されるか
ら、ポリシリコン膜13はウエハ面内で均一な膜厚を有
することができる。
Next, as shown in FIG. 2 (e), the exposed portion of the second silicon oxide film 14 is removed by etching with hydrofluoric acid (HF) or the like, and the polysilicon is not formed in the region where the silicon nitride film 16 is not formed. The silicon film 13 is exposed. The step of etching away the exposed portion of the second silicon oxide film 14 may be omitted. As described above, the influence of variations in etching of the silicon nitride film 16 is completely blocked by the second silicon oxide film 14, so that the polysilicon film 13 can have a uniform film thickness within the wafer surface.

【0021】次いで、レジスト18が除去され、図2
(f) に示されているように、シリコン窒化膜16をマス
クとした選択的な熱酸化処理によって、シリコン窒化膜
16が形成されていない領域にフィールド酸化膜19が
成長させられる。この熱酸化処理は、たとえば、980
℃のH2 2 雰囲気中における水蒸気酸化によって、フ
ィールド酸化膜19の膜厚が8000Å程度となるまで
行われる。
Next, the resist 18 is removed, and FIG.
As shown in (f), the field oxide film 19 is grown in the region where the silicon nitride film 16 is not formed by the selective thermal oxidation process using the silicon nitride film 16 as a mask. This thermal oxidation treatment is performed, for example, at 980
It is carried out by steam oxidation in a H 2 O 2 atmosphere at 0 ° C. until the film thickness of the field oxide film 19 reaches about 8000 Å.

【0022】その後は、図2(g) に示されているよう
に、素子形成領域17上の第1シリコン酸化膜12、ポ
リシリコン膜13、第2シリコン酸化膜14およびシリ
コン窒化膜16が除去される。このようにして、素子形
成領域17がフィールド酸化膜19によって分離され
る。以上のように本実施例では、シリコン窒化膜16と
ポリシリコン膜13との間に第2シリコン酸化膜14が
介在させられる。そのため、シリコン窒化膜16をエッ
チングしたときに、このエッチングはシリコン酸化膜1
4によって確実に停止する。その結果、シリコン窒化膜
16のエッチングのばらつきがポリシリコン膜13に転
写されることがない。そのため、ポリシリコン膜13の
膜厚を、ウエハ面内で均一にすることができる。
After that, as shown in FIG. 2G, the first silicon oxide film 12, the polysilicon film 13, the second silicon oxide film 14 and the silicon nitride film 16 on the element forming region 17 are removed. To be done. In this way, the element formation region 17 is separated by the field oxide film 19. As described above, in this embodiment, the second silicon oxide film 14 is interposed between the silicon nitride film 16 and the polysilicon film 13. Therefore, when the silicon nitride film 16 is etched, this etching is performed on the silicon oxide film 1
Make sure to stop by 4. As a result, variations in etching of the silicon nitride film 16 are not transferred to the polysilicon film 13. Therefore, the film thickness of the polysilicon film 13 can be made uniform within the wafer surface.

【0023】したがって、フィールド酸化膜19のバー
ズビーク20の長さは、ウエハ面内で均一になり、これ
により、素子形成領域17の面積をウエハ面内で均一化
できる。換言すれば、素子形成領域を高い寸法精度で形
成することができる。しかも、エッチングレートの均一
化などは不要であるから、特別なエッチング装置が必要
となることもない。したがって、生産コストが過度に増
大するおそれもない。
Therefore, the length of the bird's beak 20 of the field oxide film 19 becomes uniform in the wafer surface, and thus the area of the element forming region 17 can be made uniform in the wafer surface. In other words, the element formation region can be formed with high dimensional accuracy. Moreover, since it is not necessary to make the etching rate uniform, there is no need for a special etching device. Therefore, there is no fear that the production cost will increase excessively.

【0024】本発明の実施例の説明は以上のとおりであ
るが、本発明は上記の実施例に限定されるものではな
く、本発明の要旨を変更しない範囲で種々の設計変更を
施すことが可能である。たとえば、上記の実施例では、
エッチングストッパ層としてシリコン酸化膜が用いられ
ているが、シリコン酸化膜以外の膜が適用されてもよ
い。
Although the embodiments of the present invention have been described above, the present invention is not limited to the above-mentioned embodiments, and various design changes can be made without changing the gist of the present invention. It is possible. For example, in the above example,
Although the silicon oxide film is used as the etching stopper layer, a film other than the silicon oxide film may be applied.

【0025】また、上記の実施例で示された各膜の膜厚
は一例に過ぎず、各膜の膜厚は必要に応じて適宜設定す
ることができる。ただし、第2シリコン酸化膜14は可
及的に薄く形成することが好ましく、300Å以下の膜
厚とすることが好ましい。第2シリコン酸化膜14を厚
く形成すると、フィールド酸化膜19の上面に形成され
る角部21(図2(g) 参照)が大きく成長するおそれが
あり、大きな段差を生じさせてしまうおそれがある。
Further, the film thickness of each film shown in the above embodiment is merely an example, and the film thickness of each film can be appropriately set as needed. However, the second silicon oxide film 14 is preferably formed as thin as possible, and preferably has a film thickness of 300 Å or less. If the second silicon oxide film 14 is formed thick, the corners 21 (see FIG. 2 (g)) formed on the upper surface of the field oxide film 19 may grow significantly, which may cause a large step. .

【0026】また、ポリシリコン膜13の膜厚は300
Å〜1200Åであることが好ましい。この範囲よりも
膜厚が薄いときにはバーズビーク20が長く延びて素子
形成領域17を狭めるおそれがあり、上記の範囲よりも
膜厚が厚いときには、フィールド酸化膜19の縁部の立
ち上がりが急峻になり、シリコン基板11とフィールド
酸化膜19の表面との間に明確な段差が生じるおそれが
ある。すなわち、バーズビーク20を妥当な形状とする
ためには、ポリシリコン膜13の膜厚を上記の範囲内の
値とすることが好ましい。
The thickness of the polysilicon film 13 is 300.
It is preferably Å to 1200Å. When the film thickness is smaller than this range, the bird's beak 20 may extend longer and narrow the element forming region 17, and when the film thickness is larger than the above range, the rising edge of the field oxide film 19 becomes sharp, A clear step may occur between the silicon substrate 11 and the surface of the field oxide film 19. That is, in order to make the bird's beak 20 have an appropriate shape, it is preferable to set the film thickness of the polysilicon film 13 to a value within the above range.

【0027】同様に、バーズビーク20があまり長く延
びないようにするために、第1シリコン酸化膜12の膜
厚は300Å以下とすることが好ましい。
Similarly, in order to prevent the bird's beak 20 from extending too long, the thickness of the first silicon oxide film 12 is preferably set to 300 Å or less.

【0028】[0028]

【発明の効果】以上のように本発明の素子分離構造の形
成方法によれば、耐酸化性膜のエッチングの不均一性が
ポリシリコン膜に転写されることがないから、ポリシリ
コン膜は半導体基板の各部で均一な膜厚を有することが
できる。その結果、フィールド酸化膜のバーズビークの
長さを高い精度で制御することができる。これにより、
高い寸法精度で素子形成領域を分離することができる。
As described above, according to the method for forming the element isolation structure of the present invention, the non-uniformity of the etching of the oxidation resistant film is not transferred to the polysilicon film, so that the polysilicon film is a semiconductor. It is possible to have a uniform film thickness in each part of the substrate. As a result, the length of the bird's beak of the field oxide film can be controlled with high accuracy. This allows
The element formation region can be separated with high dimensional accuracy.

【0029】さらに、ポリシリコン膜とエッチングスト
ッパ層とを同一のCVD装置を用いて連続的に形成すれ
ば、比較的簡単な工程で良好な素子分離構造を形成でき
る。
Further, if the polysilicon film and the etching stopper layer are continuously formed by using the same CVD apparatus, a good element isolation structure can be formed by a relatively simple process.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例の素子分離構造の形成方法を
工程順に示す断面図である。
FIG. 1 is a cross-sectional view showing a method of forming an element isolation structure of one embodiment of the present invention in the order of steps.

【図2】図1(d) の工程に続く製造工程を工程順に示す
断面図である。
2A to 2D are cross-sectional views showing a manufacturing process following the process of FIG.

【図3】先行技術の方法を工程順に示す断面図である。FIG. 3 is a cross-sectional view showing a method of the prior art in the order of steps.

【図4】図3(d) の工程に続く工程を工程順に示す断面
図である。
FIG. 4 is a cross-sectional view showing a step that follows the step of FIG. 3D in the order of steps.

【符号の説明】[Explanation of symbols]

11 シリコン基板 12 第1シリコン酸化膜 13 ポリシリコン膜 14 第2シリコン酸化膜 16 シリコン窒化膜 17 素子形成領域 18 レジスト 19 フィールド酸化膜 20 バーズビーク 11 silicon substrate 12 first silicon oxide film 13 polysilicon film 14 second silicon oxide film 16 silicon nitride film 17 element formation region 18 resist 19 field oxide film 20 bird's beak

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】半導体基板上にポリシリコン膜を形成する
工程と、 ポリシリコン膜の上にエッチングストッパ層を形成する
工程と、 エッチングストッパ層の上に耐酸化性膜を形成する工程
と、 所定領域に耐酸化性膜を残すように、この耐酸化性膜を
上記エッチングストッパ層が露出するまで選択的にエッ
チングする工程と、 上記耐酸化性膜をマスクとした選択的な酸化により、耐
酸化性膜が形成されている領域以外の領域にフィールド
酸化膜を成長させる工程とを含むことを特徴とする素子
分離構造の形成方法。
1. A step of forming a polysilicon film on a semiconductor substrate, a step of forming an etching stopper layer on the polysilicon film, a step of forming an oxidation resistant film on the etching stopper layer, and a predetermined process. The oxidation resistant film is selectively etched until the etching stopper layer is exposed so that the oxidation resistant film is left in the region, and the oxidation resistant film is selectively oxidized by using the oxidation resistant film as a mask. And a step of growing a field oxide film in a region other than the region where the conductive film is formed.
【請求項2】上記ポリシリコン膜を形成する工程の前
に、上記半導体基板の表面に酸化膜を形成する工程をさ
らに含み、 上記ポリシリコン膜は上記酸化膜の表面に形成されるこ
とを特徴とする請求項1記載の素子分離構造の形成方
法。
2. The method further comprises the step of forming an oxide film on the surface of the semiconductor substrate before the step of forming the polysilicon film, wherein the polysilicon film is formed on the surface of the oxide film. The method for forming an element isolation structure according to claim 1.
【請求項3】上記酸化膜の膜厚は、300Å以下である
ことを特徴とする請求項2記載の素子分離構造の形成方
法。
3. The method for forming an element isolation structure according to claim 2, wherein the oxide film has a thickness of 300 Å or less.
【請求項4】上記ポリシリコン膜と上記エッチングスト
ッパ層とは、同一のCVD装置を用いて連続的に形成さ
れることを特徴とする請求項1乃至3のいずれかに記載
の素子分離構造の形成方法。
4. The element isolation structure according to claim 1, wherein the polysilicon film and the etching stopper layer are continuously formed by using the same CVD apparatus. Forming method.
【請求項5】上記ポリシリコン膜の膜厚は、300Å乃
至1200Åの範囲であることを特徴とする請求項1乃
至4のいずれかに記載の素子分離構造の形成方法。
5. The method for forming an element isolation structure according to claim 1, wherein the thickness of the polysilicon film is in the range of 300Å to 1200Å.
【請求項6】上記エッチングストッパ層はシリコン酸化
膜からなり、その膜厚は300Å以下であることを特徴
とする請求項1乃至5のいずれかに記載の素子分離構造
の形成方法。
6. The method for forming an element isolation structure according to claim 1, wherein the etching stopper layer is made of a silicon oxide film and has a film thickness of 300 Å or less.
JP6221393A 1993-03-22 1993-03-22 Formation of element isolation structure Pending JPH06275605A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6221393A JPH06275605A (en) 1993-03-22 1993-03-22 Formation of element isolation structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6221393A JPH06275605A (en) 1993-03-22 1993-03-22 Formation of element isolation structure

Publications (1)

Publication Number Publication Date
JPH06275605A true JPH06275605A (en) 1994-09-30

Family

ID=13193648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6221393A Pending JPH06275605A (en) 1993-03-22 1993-03-22 Formation of element isolation structure

Country Status (1)

Country Link
JP (1) JPH06275605A (en)

Similar Documents

Publication Publication Date Title
US5196367A (en) Modified field isolation process with no channel-stop implant encroachment
US4363868A (en) Process of producing semiconductor devices by forming a silicon oxynitride layer by a plasma CVD technique which is employed in a selective oxidation process
US4292156A (en) Method of manufacturing semiconductor devices
US4295266A (en) Method of manufacturing bulk CMOS integrated circuits
US4746625A (en) A method of manufacturing semiconductor elements-isolating silicon oxide layers
JPH02222161A (en) Manufacture of semiconductor device
JPH06216120A (en) Method of forming electrical isolation structure of integrated circuit
KR100204796B1 (en) Method of forming an element isolation oxide film in a semiconductor device
JP2975496B2 (en) Method of forming element isolation structure
JPH098020A (en) Manufacture of semiconductor device
JPH06275605A (en) Formation of element isolation structure
JP3194807B2 (en) Method of forming element isolation structure
US5977608A (en) Modified poly-buffered isolation
JPS6084831A (en) Manufacture of semiconductor device
KR0171982B1 (en) Field oxide film forming method of semiconductor device
JPH065588A (en) Manufacture of semiconductor device
KR100253268B1 (en) Semiconductor element isolation method
JPH079930B2 (en) Method for manufacturing semiconductor device
KR100479172B1 (en) Method for forming a field oxide film by using selective polysilicon oxidation
KR0179290B1 (en) Method of forming isolation oxide film of semiconductor device
JPH06167802A (en) Production of phase shift mask
JPS5931215B2 (en) How to form an insulating layer
KR960010461B1 (en) Manufacturing method of field oxide in semiconductor device
KR940007540B1 (en) Method of segregating semiconductor device
JPH05335407A (en) Manufacture of semiconductor device