JPH04139860A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH04139860A JPH04139860A JP26361590A JP26361590A JPH04139860A JP H04139860 A JPH04139860 A JP H04139860A JP 26361590 A JP26361590 A JP 26361590A JP 26361590 A JP26361590 A JP 26361590A JP H04139860 A JPH04139860 A JP H04139860A
- Authority
- JP
- Japan
- Prior art keywords
- film
- interlayer
- wiring
- plating
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 239000011229 interlayer Substances 0.000 claims abstract description 29
- 239000010410 layer Substances 0.000 claims abstract description 25
- 150000004767 nitrides Chemical class 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 6
- 238000007747 plating Methods 0.000 claims description 21
- 239000000463 material Substances 0.000 abstract description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 23
- 239000010931 gold Substances 0.000 description 17
- 239000010936 titanium Substances 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 229910052697 platinum Inorganic materials 0.000 description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- BLOIXGFLXPCOGW-UHFFFAOYSA-N [Ti].[Sn] Chemical compound [Ti].[Sn] BLOIXGFLXPCOGW-UHFFFAOYSA-N 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置の層間膜構造に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to an interlayer film structure of a semiconductor device.
［従来の技術］
従来の半導体装置は、上層配線と下層配線を絶縁する層
間膜が酸化膜の一層構造であるため、配線材料であるＡ
ｕとの密着性が悪かった。[Prior Art] In conventional semiconductor devices, the interlayer film that insulates the upper layer wiring and the lower layer wiring has a single layer structure of an oxide film, so that the wiring material A
The adhesion with u was poor.
この事を従来の工程を追って説明すると、まずＳｉ基板
（３０１）上にメッキ用の第一の電極膜として、窒化チ
タン（ＴｉＮ）（３０２）とチタン（Ｔｉ）（３０３）
と白金（Ｐｔ）（３０４）を形成し、第一のフォトレジ
スト（３０５）により、前記第一の電極膜上に所望のパ
ターンを形成する。続いて、前記第一の電極膜を用いて
メッキを行い、前記第一のフォトレジストが存在しない
部分に第一のメッキ（Ａｕ）膜（３０６）を形成し、前
記第一のフォトレジストを除去する。さらに、前記第一
のメッキ（Ａｕ）膜をマスクとして、前記第一の電極膜
をエツチングする。To explain this step by step through the conventional process, first, titanium nitride (TiN) (302) and titanium (Ti) (303) are deposited on a Si substrate (301) as a first electrode film for plating.
and platinum (Pt) (304) are formed, and a desired pattern is formed on the first electrode film using a first photoresist (305). Subsequently, plating is performed using the first electrode film, a first plating (Au) film (306) is formed in the area where the first photoresist does not exist, and the first photoresist is removed. do. Furthermore, the first electrode film is etched using the first plating (Au) film as a mask.
次に、層間絶縁膜として酸化膜（ＳｉＯ２）（３０７）
を形成し、フォトエッチによって、前記第一のメッキ膜
上にホール部を設ける。Next, an oxide film (SiO2) (307) is used as an interlayer insulating film.
A hole portion is provided on the first plating film by photo-etching.
続いて、前記酸化膜上に、メッキ用の第二の電極膜とし
て、白金（Ｐｔ）（３０９）／チタン（Ｔ １）（３０
８）を形成する。さらに、前記第二の電極膜上に、所望
のパターンをもった第二のフォトレジスト（３１０）を
形成し、前記第二の電極膜を用いてメッキを行い、前記
第二のフォトレジストが存在しない部分に、第二のメッ
キ（Ａｕ）膜（３１１）を形成する。Subsequently, platinum (Pt) (309)/titanium (T1) (30
8). Furthermore, a second photoresist (310) having a desired pattern is formed on the second electrode film, plating is performed using the second electrode film, and the second photoresist (310) is formed on the second electrode film. A second plating (Au) film (311) is formed on the parts that are not covered.
最後に、前記第二のフォトレジストを除去し、前記第二
のメッキ膜をマスクとして、前記第二の電極膜をエツチ
ングする。Finally, the second photoresist is removed, and the second electrode film is etched using the second plating film as a mask.
以上が従来の工程である。The above is the conventional process.
「発明が解決しようとする課題及び目的］しかし、前述
の従来技術では、上層配線と下層配線を絶縁する層間膜
が酸化膜−層のため、配線材料であるＡ、 ｕと酸化膜
との密着性が悪いという課題があった。しかし、密着性
の良い窒化膜を用いると、層間容量が非常に大きくなっ
てしまうという問題もあった。[Problems and objects to be solved by the invention] However, in the above-mentioned conventional technology, since the interlayer film that insulates the upper layer wiring and the lower layer wiring is an oxide film layer, there is a problem in the close contact between the wiring materials A and U and the oxide film. However, when a nitride film with good adhesion is used, there is also the problem that the interlayer capacitance becomes extremely large.
そこで、本発明はこのような課題点を解決するもので、
その目的とするところは、層間膜を形成する際、該層間
膜を窒化膜（Ｓ１３Ｎ４）と酸化膜（ＳｉＣ２）の二層
構造にすることによって、配線材料であるＡｕと層間膜
との密着性を向上させ、さらには、層間容量を最低限に
押さえることのできる、より信頼性の高い配線層を形成
することにある。Therefore, the present invention is intended to solve these problems.
The purpose of this is to improve the adhesion between Au, which is the wiring material, and the interlayer film by forming the interlayer film into a two-layer structure consisting of a nitride film (S13N4) and an oxide film (SiC2). The object of the present invention is to form a more reliable wiring layer that can improve the interlayer capacitance and minimize the interlayer capacitance.
［課題を解決するための手段］
本発明の半導体装置は
メッキ法を用いて形成した複数の配線層を有する半導体
装置に於て、上層配線と下層配線を絶縁する層間膜の構
造が、窒化膜と酸化膜の二層構造であることを特徴とす
る。[Means for Solving the Problems] A semiconductor device of the present invention has a plurality of wiring layers formed using a plating method. It is characterized by a two-layer structure consisting of an oxide film and an oxide film.
［作用］
本発明の上記の構成によれば、層間膜を形成する際、該
層間膜を窒化膜と酸化膜の二層構造にすることによって
、配線材料であるＡｕと層間膜との密着性を向上させ、
さらには、層間容量を最低限に押さえることのできる、
より信頼性の高い半導体装置を構成できる。[Function] According to the above structure of the present invention, when forming the interlayer film, by forming the interlayer film into a two-layer structure of a nitride film and an oxide film, the adhesion between Au, which is the wiring material, and the interlayer film is improved. improve the
Furthermore, the interlayer capacitance can be kept to a minimum,
A more reliable semiconductor device can be constructed.
［実施例］
本発明の半導体装置は、第１図に示される構造をしてい
る。[Example] A semiconductor device of the present invention has a structure shown in FIG.
１０１はＳｉ基板、１０２は窒化チタン（ＴｉＮ）、１
０３はチタン（Ｔｉ）、１０４は白金（ｐｔ）、１０６
は金（Ａｕ）、１０７は窒化膜（Ｓｉ３Ｎ４）、１０８
は酸化膜（ＳｉＣ２）、１０９ばチタン（Ｔｉ）、１１
０は白金（ｐｔ）、１１２は金（Ａｕ）である。101 is a Si substrate, 102 is titanium nitride (TiN), 1
03 is titanium (Ti), 104 is platinum (pt), 106
is gold (Au), 107 is a nitride film (Si3N4), 108
is an oxide film (SiC2), 109 is titanium (Ti), 11
0 is platinum (pt) and 112 is gold (Au).
以下詳細は図を追いながら説明していく。The details will be explained below with reference to the figures.
（第２図（ａ）〜（１））
まず、Ｓｉ基板（２０１）の表面全体にメッキ用の第一
の電極膜として、窒化チタン（ＴｉＮ）（２０２）を形
成し、さらにチタン（Ｔｉ）（１５０人）（２０３）、
白金（Ｐｔ）（１０００人）（２０４，）を形成する。(Fig. 2 (a) to (1)) First, titanium nitride (TiN) (202) is formed on the entire surface of the Si substrate (201) as a first electrode film for plating, and then titanium (TiN) (202) is formed on the entire surface of the Si substrate (201). (150 people) (203),
Form platinum (Pt) (1000 people) (204,).
（第２図（ａ））次いで、第一のフォトレジスト（２０
５）により、前記第一の電極膜上に、所望のパターンを
形成する。（第２図（ｂ））さらに、前記第一の電極膜
を電極として、メッキ液温度６０℃の条件下で金メッキ
を行い、前記第一のフォトレジストが存在しない部分に
、膜厚（５０００人）のメッキ（Ａｕ）膜（２０６）を
形成する。（第２図（ｃ）続いて、前記第一のフォトレ
ジストを除去して（第２図（ｄ））、前記第一のメッキ
（Ａｕ）膜をマスクとして、前記第一の電極膜をエツチ
ングする。（第２図（ｅ））
次に、層間絶縁膜として、まず、窒化膜（２０７）を形
成しさらにその上層に酸化膜（２０８）を形成する。（
第２図（ｆ））この際、まず、窒化膜の形成方法として
は、５ｉＨａガス６００ｓｃｔ２ｍ、ＮＨ３ガヌ６４０
０ｓｃｃｍの混合ガスにより、圧力２５００ｍｔｏｒｒ
、温度３５０℃の条件下で、Ｓｉ３Ｎ４膜を５００人形
成する。次に、酸化膜の形成方法としては、ＴＥ０１
（ＳＬ （ＯＣ２Ｈ＠）４）を用いて、プラズマ中で８
１０２膜を５０００人形成する。(FIG. 2(a)) Next, the first photoresist (20
5), a desired pattern is formed on the first electrode film. (Fig. 2 (b)) Furthermore, using the first electrode film as an electrode, gold plating was performed at a plating solution temperature of 60°C, and the film thickness (5000 ) A plating (Au) film (206) is formed. (FIG. 2(c)) Next, the first photoresist is removed (FIG. 2(d)), and the first electrode film is etched using the first plating (Au) film as a mask. (FIG. 2(e)) Next, as an interlayer insulating film, first a nitride film (207) is formed, and then an oxide film (208) is formed on top of it. (
(Fig. 2(f)) At this time, first, the nitride film was formed using 600 sct2 m of 5iHa gas and 640 m of NH3 gas.
Pressure 2500mtorr with 0sccm mixed gas
, 500 people formed Si3N4 films at a temperature of 350°C. Next, as a method for forming an oxide film, TE01
8 in plasma using (SL (OC2H@)4)
5,000 people will form 102 films.
こうして形成された層間絶縁膜に、フォトエッチによっ
て、前記第一のメッキ膜上にホール部を設ける。A hole portion is formed on the first plating film in the interlayer insulating film thus formed by photo-etching.
続いて、前記層間膜上に第二の電極膜として、白金（Ｐ
ｔ）（２１０）／−Ｆ−タ：／ （Ｔｉ）（２０９）を
形成する。（第２図（ｈ））このときＴｉ（１５０人）
、Ｐｔ （１０００人）とする。さらに、前記第二の電
極膜上に、所望のパターンをもった第二のフォトレジス
ト（２１１）を形成しく第２図（ｉ））、前記第二の電
極膜を用いてメッキを行い、前記第二のフォトレジスト
が存在しない部分に、第二のメッキ（Ａｕ）膜（２１２
）を形成する。（第２図（ｊ））
最後に、前記第二のフォトレジストを除去しく第２図（
ｋ））、前記第二のメッキ膜をマスクとして、前記第二
の電極膜をエツチングする。（第２図（１））
こうしてできあがった本発明半導体装置は、従来の半導
体装置に比べると、上層配線と下層配線を絶縁する層間
膜を、窒化膜と酸化膜の二層構造にした為、配線材料で
あるＡｕと層間膜との密着性が向」二し、さらには、層
間容量を最低限に押さえることができる。Subsequently, platinum (P) was applied as a second electrode film on the interlayer film.
t) (210)/-F-ta:/ (Ti) (209) is formed. (Figure 2 (h)) At this time, Ti (150 people)
, Pt (1000 people). Furthermore, a second photoresist (211) having a desired pattern is formed on the second electrode film (FIG. 2(i)), plating is performed using the second electrode film, and the second photoresist (211) is plated using the second electrode film. A second plating (Au) film (212
) to form. (Figure 2 (j)) Finally, remove the second photoresist (Figure 2 (j)).
k)) Etching the second electrode film using the second plating film as a mask. (Fig. 2 (1)) The semiconductor device of the present invention thus completed is different from conventional semiconductor devices because the interlayer film that insulates the upper layer wiring and the lower layer wiring has a two-layer structure of a nitride film and an oxide film. The adhesion between Au, which is the wiring material, and the interlayer film is improved, and furthermore, the interlayer capacitance can be kept to a minimum.
［発明の効果コ
以上述べた本発明によれば、従来の構造に比べて、配線
材料であるＡｕと層間膜との密着性が向上し、さらには
、層間容量を最低限に押さえることのできる、より信頼
性の優れた半導体装置を提供できる。[Effects of the Invention] According to the present invention described above, the adhesion between Au, which is the wiring material, and the interlayer film is improved compared to the conventional structure, and furthermore, the interlayer capacitance can be kept to a minimum. , it is possible to provide a semiconductor device with higher reliability.
第１図は、本発明の半導体装置を示す主要断面図。
第２図（ａ）〜（１）は、本発明の半導体装置の製造工
程の断面図。
第３図は、従来の半導体装置を示す断面図。
１０１、２０１．
１０２、 ２０２．
１０３、２０３．
１０４、２０４、
］、０５、２０５．
１０６、２０６．
１０７、２０７
１０８、２０８、
↑ ０９、２０９．
１１０、２１０．
１１１、２１１．
１１２、２１２．
３０ ］、 ・
３０２ ・
３０３ ・
３０４ ・
３０５ ・
３０６ ・
３０７ ・
３０８ ・
３０９ ・
３１０ ・
３１１ ・
・Ｓｉ基板
・窒化チタン（ＴｉＮ）
チタン（Ｔｉ）
・白金（Ｐｔ）
・・レジスト
・メッキ（Ａｕ）
・窒化膜（Ｓｉ３Ｎ４）
・酸化膜（ＳｉＣ２）
・・チタン（Ｔ１）
・白金（Ｐｔ）
レジスト
・メッキ（Ａｕ）FIG. 1 is a main sectional view showing a semiconductor device of the present invention. FIGS. 2(a) to 2(1) are cross-sectional views of the manufacturing process of the semiconductor device of the present invention. FIG. 3 is a sectional view showing a conventional semiconductor device. 101, 201. 102, 202. 103, 203. 104, 204, ], 05, 205. 106, 206. 107, 207 108, 208, ↑ 09, 209. 110, 210. 111, 211. 112, 212. 30 ], ・ 302 ・ 303 ・ 304 ・ 305 ・ 306 ・ 307 ・ 308 ・ 309 ・ 310 ・ 311 ・ ・Si substrate・Titanium nitride (TiN) Titanium (Ti) ・Platinum (Pt) ・・Resist plating (Au)・Nitride film (Si3N4) ・Oxide film (SiC2) ・・Titanium (T1) ・Platinum (Pt) Resist plating (Au)
Claims (1)
体装置に於て、上層配線と下層配線を絶縁する層間膜の
構造が、窒化膜と酸化膜の二層構造であることを特徴と
する半導体装置。A semiconductor device having a plurality of wiring layers formed using a plating method, characterized in that the structure of an interlayer film insulating upper layer wiring and lower layer wiring is a two-layer structure of a nitride film and an oxide film. Device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26361590A JPH04139860A (en) | 1990-10-01 | 1990-10-01 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26361590A JPH04139860A (en) | 1990-10-01 | 1990-10-01 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04139860A true JPH04139860A (en) | 1992-05-13 |
Family
ID=17391998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26361590A Pending JPH04139860A (en) | 1990-10-01 | 1990-10-01 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04139860A (en) |
-
1990
- 1990-10-01 JP JP26361590A patent/JPH04139860A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61208241A (en) | Manufacture of semiconductor device | |
| JPH04139860A (en) | Semiconductor device | |
| JPH0485829A (en) | Semiconductor device and manufacture thereof | |
| JP2738682B2 (en) | Wiring formation method | |
| JPS613431A (en) | Semiconductor device with multilayer interconnection and manufacture thereof | |
| JPS62155537A (en) | Manufacture of semiconductor device | |
| JP2529448B2 (en) | Metal projection forming substrate and method of forming metal projection | |
| JP2768949B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPS6334928A (en) | Formation of through hole | |
| JPH0287521A (en) | Formation of electrode of semiconductor device | |
| JPS5932153A (en) | Manufacture of semiconductor device | |
| JPS62118539A (en) | Formation of multilayer interconnection | |
| JPH043962A (en) | Semiconductor device and its manufacture | |
| JPH0685068A (en) | Manufacture of semiconductor device | |
| JPS63219141A (en) | Formation of multilayer interconnection of semiconductor element | |
| JPS6193629A (en) | Manufacture of semiconductor device | |
| JPH03205829A (en) | Manufacture of semiconductor device | |
| JPH03248533A (en) | Semiconductor integrated circuit device | |
| JPS6173350A (en) | Manufacture of semiconductor device | |
| JPH01109749A (en) | Formation of wiring | |
| JPS596560A (en) | Manufacture of semiconductor device | |
| JPH023926A (en) | Forming method of wiring | |
| JPH04102321A (en) | Manufacture of semiconductor device | |
| JPH0222844A (en) | Semiconductor integrated circuit | |
| JPH04196465A (en) | Production of semiconductor device |