JPH0485829A - Semiconductor device and manufacture thereof - Google Patents
Semiconductor device and manufacture thereofInfo
- Publication number
- JPH0485829A JPH0485829A JP19880790A JP19880790A JPH0485829A JP H0485829 A JPH0485829 A JP H0485829A JP 19880790 A JP19880790 A JP 19880790A JP 19880790 A JP19880790 A JP 19880790A JP H0485829 A JPH0485829 A JP H0485829A
- Authority
- JP
- Japan
- Prior art keywords
- film
- plating
- photoresist
- electrode
- electrode film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000007747 plating Methods 0.000 claims abstract description 66
- 238000005530 etching Methods 0.000 claims abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 7
- 229910052697 platinum Inorganic materials 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 2
- 239000010931 gold Substances 0.000 abstract description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052737 gold Inorganic materials 0.000 abstract description 8
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 4
- 239000000377 silicon dioxide Substances 0.000 abstract description 4
- 229910052681 coesite Inorganic materials 0.000 abstract description 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 3
- 229910052682 stishovite Inorganic materials 0.000 abstract description 3
- 229910052905 tridymite Inorganic materials 0.000 abstract description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 19
- 239000010936 titanium Substances 0.000 description 17
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置の配線構造に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a wiring structure of a semiconductor device.
［従来の技術］
従来の半導体装置及びその製造方法は、上層配線と下層
配線を接続するコンタクト部に電極膜があるため、コン
タクト部の接触抵抗が高く信頼性が低下した。[Prior Art] Conventional semiconductor devices and methods for manufacturing the same have high contact resistance at the contact portion and reduced reliability because an electrode film is provided in a contact portion that connects an upper layer wiring and a lower layer wiring.
この事を従来の工程を追って説明すると、まず半導体基
板（３０１）上にメッキ用の第一の電極膜として、Ｔｉ
（３０２）とＰｔ （３０３）を形成し、第一のフォ
トレジスト（３０４）により、前記電極膜上に所望のパ
ターンを形成する。続いて、前記電極膜を用いてメッキ
を行い、前記第一のフォトレジストが存在しない部分に
第一のメッキ膜（３０５）を形成する。To explain this by following the conventional process, first, Ti is deposited on the semiconductor substrate (301) as the first electrode film for plating.
(302) and Pt (303) are formed, and a desired pattern is formed on the electrode film using a first photoresist (304). Subsequently, plating is performed using the electrode film to form a first plating film (305) in a portion where the first photoresist is not present.
次に、前記第一のフォトレジスト及び第一のメッキ膜上
に、所望のパターンをもった第二のフォトレジスト（３
０６）を形成する。そして、前記電極膜及び第一のメッ
キ膜を電極として、メッキを行い、前記第二のフォトレ
ジストが存在しない部分に、第二のメッキ膜（３０７）
を形成し、前記第一のフォトレジスト及び第二のフォト
レジストを除去する。更に前記第一のメッキ膜及び第二
のメッキ膜をマスクとして、前記第一の電極膜をエツチ
ングする。Next, a second photoresist (3) having a desired pattern is applied on the first photoresist and the first plating film.
06) is formed. Then, plating is performed using the electrode film and the first plating film as electrodes, and a second plating film (307) is applied to the part where the second photoresist is not present.
is formed, and the first photoresist and the second photoresist are removed. Furthermore, the first electrode film is etched using the first plating film and the second plating film as masks.
次に、絶縁膜（３０８）を形成しエッチバックによって
平坦化する漬
続いて、前記絶縁膜と前記第二のメッキ膜上に電極膜と
して、第二の電極膜Ｐｔ（３１０）／Ｔｉ （３０９）
を形成する。更に、前記第二の電極膜上に、所望のパタ
ーンをもった第三のフォトレジスト（３１１）を形成し
、前記第二の電極膜を用いてメッキを行い、前記第三の
フォトレジストが存在しない部分に、第三のメッキ膜（
３１２）を形成する。最後に、前記第三のフォトレジス
トを除去布、前記第三のメッキ膜をマスクとして、前記
第二の電極膜をエツチングする。Next, an insulating film (308) is formed and planarized by etching back, and then a second electrode film Pt(310)/Ti (309) is formed as an electrode film on the insulating film and the second plating film. )
form. Furthermore, a third photoresist (311) having a desired pattern is formed on the second electrode film, and plating is performed using the second electrode film, so that the third photoresist is present. Apply the third plating film (
312). Finally, the second electrode film is etched using the third photoresist as a removal cloth and the third plating film as a mask.
以上が従来の工程である。The above is the conventional process.
［発明が解決しようとする課題及び目的］しかし、前述
の従来技術では、上層配線と下層配線を接続するコンタ
クト部に於て、電極膜があり、Ａ ｕ ／ Ｐ ｔ ／
Ｔ ｉ ／ Ａ ｕ構造となるため、コンタクト抵抗
が高くなり、信頼性が低下するという課題があった。[Problems and objects to be solved by the invention] However, in the above-mentioned conventional technology, there is an electrode film in the contact portion connecting the upper layer wiring and the lower layer wiring, and A u / P t /
Since the T i /A u structure is used, there is a problem that the contact resistance increases and the reliability decreases.
そこで、本発明はこのような課題点を解決するもので、
その目的とするところは、第二の電極膜を形成した際、
コンタクト部上の電極膜をエツチングして、第二層目配
線をメッキする為、コンタクト部がＡ ｕ ／ Ａ ｕ
接触になり、よって、コンタクト抵抗が低下し、より信
頼性の高い配線層を形成するところにある。Therefore, the present invention is intended to solve these problems.
The purpose is that when the second electrode film is formed,
Since the electrode film on the contact part is etched and the second layer wiring is plated, the contact part is A u / A u
Therefore, the contact resistance is reduced and a more reliable wiring layer is formed.
［課題を解決するための手段］
本発明の半導体装置は
メッキ法を用いて形成した複数の配線層を有する半導体
装置に於て、上層配線と下層配線を接続するコンタクト
部に於て、電極膜がなく、配線の主材料接触になること
を特徴とする。[Means for Solving the Problems] The semiconductor device of the present invention has a plurality of wiring layers formed using a plating method. It is characterized by the fact that there is no contact with the main material of the wiring.
また、本発明の半導体装置の製造方法は、ａ）半導体基
板上にメッキ用の第一の電極膜として、ＴｉとＰｔを形
成する工程と、
ｂ）第一のフォトレジストにより、前記第一の電極膜に
所望のパターンを形成する工程と、Ｃ）前記第一の電極
膜を電極として、メッキを行い、前記第一のフォトレジ
ストが存在しない部分に、第一のメッキ膜を形成する工
程と、ｄ）前記第一のフォトレジスト及び第一のメッキ
膜上に、所望のパターンをもった第二のフォトレジスト
を形成する工程と、
ｅ）前記第一の電極膜及び第一のメッキ膜を電極として
、メッキを行い、前記第二のフォトレジストが存在しな
い部分に、第二のメッキ膜を形成する工程と、
ｆ）前記第一のフォトレジスト及び第二のフォトレジス
トを除去する工程と、
ｇ）前記第一のメッキ膜及び第二のメッキ膜をマスクと
して、前記第一の電極膜をエツチングする工程と、
ｈ）平坦化された絶縁膜を形成する工程と、ｉ）前記絶
縁膜と前記第二のメッキ膜上に電極として、第二の電極
膜ＴｉとＰｔを形成する工程と、
ｊ）コンタクト部上の、前記第二の電極膜をフォトエツ
チングする工程と、
ｋ）前記第二の電極膜上に、所望のパターンをもった第
三のフォトレジストを形成する工程と、１）前記第二の
電極膜を電極としてメッキを行い、前記第三のフォトレ
ジストが存在しない部分に、第三のメッキ膜を形成する
工程と、ｍ）前記第三のフォトレジストを除去する工程
と、
ｎ）前記第三のメッキ膜をマスクとして、前記第二の電
極膜をエツチングする工程を有することを特徴とする。Further, the method for manufacturing a semiconductor device of the present invention includes: a) forming Ti and Pt as a first electrode film for plating on a semiconductor substrate; and b) using a first photoresist to C) forming a desired pattern on the electrode film; and C) performing plating using the first electrode film as an electrode to form a first plating film in a portion where the first photoresist is not present. , d) forming a second photoresist with a desired pattern on the first photoresist and the first plating film; and e) forming the first electrode film and the first plating film on the first photoresist and the first plating film. a step of plating as an electrode and forming a second plating film in a portion where the second photoresist is not present; f) a step of removing the first photoresist and the second photoresist; g) etching the first electrode film using the first plating film and the second plating film as masks; h) forming a flattened insulating film; i) etching the insulating film. a step of forming a second electrode film of Ti and Pt as an electrode on the second plating film; j) a step of photoetching the second electrode film on the contact portion; k) a step of photoetching the second electrode film on the contact portion; a step of forming a third photoresist having a desired pattern on the electrode film; 1) plating using the second electrode film as an electrode; m) removing the third photoresist; and n) etching the second electrode film using the third plating film as a mask. It is characterized by
［作用］
本発明上記の構成によれば、第二の電極膜を形成後、コ
ンタクト部上の電極膜をエツチングして、第二層目配線
をメッキするため、コンタクト部がＡ ｕ ／ Ａ ｕ
の接触となり、よって、コンタクト抵抗が低下し、より
信頼性の高い半導体装置を構成できる。[Function] According to the above configuration of the present invention, after forming the second electrode film, the electrode film on the contact portion is etched and the second layer wiring is plated, so that the contact portion has A u / A u
Therefore, the contact resistance is reduced, and a more reliable semiconductor device can be constructed.
［実施例］
本発明の半導体装置は、第１図に示される構造をしてい
る。[Example] A semiconductor device of the present invention has a structure shown in FIG.
１０１はＳｉ基板、１０２はチタン（Ｔｉ）、１０３は
白金（Ｐｔ）、１０４は第一のレジスト、１０５は金（
Ａｕ）、１０６は第二のレジスト、１０７は金（Ａｕ）
、１０８は絶縁膜（ＳｉＯ２）、１０９はチタン（Ｔｉ
）、１１０は白金（Ｐｔ）、１１１は第三のレジスト
１１２は金（Ａｕ）である。以下詳細は図を追いながら
説明していく。101 is a Si substrate, 102 is titanium (Ti), 103 is platinum (Pt), 104 is the first resist, and 105 is gold (
106 is the second resist, 107 is gold (Au)
, 108 is an insulating film (SiO2), 109 is a titanium (Ti
), 110 is platinum (Pt), 111 is the third resist
112 is gold (Au). The details will be explained below with reference to the figures.
まず、Ｓｉ基板（２０１）の表面全体にＴｉ（２０２）
（１５０人）を形成し、ざらにＰｔ （２０３）（１０
００人）を形成する。（第２図（ａ）次いで、フォトレ
ジスト（２０４）により、前記電極膜上に、所望のパタ
ーンを形成する。（第２図（ｂ）） 更に、電極膜のＰ
ｔ／Ｔｉを電極として、メッキ液温度６０℃の条件下で
金メッキを行い、フォトレジストが存在しない部分に、
膜厚５０００人のメッキ（Ａｕ）膜（２０５）を形成す
る。（第２図（Ｃ））
次に、第一のフォトレジストと第一のメッキ（Ａｕ）膜
上に、所望のパターンをもった、第二のフォトレジスト
（２０８）を形成する。（第２図（ｄ））
ここで、更に第一の電極膜と第一のメッキ（ＡＵ）膜を
電極として金メッキを行い、第二のフォトレジストが存
在しない部分に、第二のメッキ（Ａｕ）膜（２０７）５
０００人を形成し、（第２図（ｅ））第一のフォトレジ
スト及び第二のフォトレジストを除去する。（第２図（
ｆ））そして、第一のメッキ（Ａｕ）膜及び第二のメッ
キ（Ａｕ）膜をマスクとして、第一の電極膜Ｐ ｔ ／
Ｔ ｉをエツチングする。（第２図（ｇ））
次に、絶縁膜としてＳｉＯ２（２０８）を形成し、さら
にＳＯＧを塗布してエツチングバッグによって平坦化す
る。（第２図（ｈ））
さらに、前記絶縁膜上及び第二のメッキ（Ａｕ）膜上に
、第二の電極膜としてＰ ｔ ／ Ｔ ｉを形成する。First, Ti (202) is applied to the entire surface of the Si substrate (201).
(150 people), Zarani Pt (203) (10
00 people). (FIG. 2(a)) Next, a desired pattern is formed on the electrode film using a photoresist (204).(FIG. 2(b)) Furthermore, P of the electrode film is
Using t/Ti as an electrode, gold plating was performed at a plating solution temperature of 60°C, and the areas where there was no photoresist were plated.
A plated (Au) film (205) with a thickness of 5000 mm is formed. (FIG. 2(C)) Next, a second photoresist (208) having a desired pattern is formed on the first photoresist and the first plating (Au) film. (Figure 2 (d)) Here, gold plating is further performed using the first electrode film and the first plating (AU) film as electrodes, and the second plating (Au) is applied to the areas where the second photoresist is not present. ) Membrane (207) 5
000 and remove the first photoresist and the second photoresist (FIG. 2(e)). (Figure 2 (
f)) Then, using the first plating (Au) film and the second plating (Au) film as masks, the first electrode film P t /
Etch T i. (FIG. 2(g)) Next, SiO2 (208) is formed as an insulating film, and SOG is further applied and planarized using an etching bag. (FIG. 2(h)) Furthermore, Pt/Ti is formed as a second electrode film on the insulating film and the second plating (Au) film.
このときＴｉ （２０９）（１５０人）、 Ｐｔ（２
１０）（１０００人）とする。（第２図（ｉ））続いて
、フォトエツチングによって前記Ｐｔ／Ｔｉをエツチン
グして、第二のメッキ（Ａｕ）膜上にコンタクト部を設
ける。（第２図（ｊ））次に、第二の電極膜上に、所望
のパターンをもった第三のフォトレジスト（２１１）を
形成する。At this time, Ti (209) (150 people), Pt (2
10) (1000 people). (FIG. 2(i)) Subsequently, the Pt/Ti is etched by photo-etching to provide a contact portion on the second plated (Au) film. (FIG. 2(j)) Next, a third photoresist (211) having a desired pattern is formed on the second electrode film.
（第２図（ｋ））そして、第二の電極膜を電極として金
メッキを行い、第三のフォトレジストが存在しない部分
に第三のメッキ（Ａｕ）膜（２１２）５０００人を形成
する。（第２図（１））最後に、第三のフォトレジスト
を除去しく第２図（ｍ））、前記第三のメッキ（Ａｕ）
膜をマスクとして、前記第二の電極膜をエツチングする
。(FIG. 2(k)) Then, gold plating is performed using the second electrode film as an electrode, and a third plating (Au) film (212) of 5,000 layers is formed in the area where the third photoresist is not present. (Fig. 2 (1)) Finally, remove the third photoresist (Fig. 2 (m)), and remove the third plating (Au).
The second electrode film is etched using the film as a mask.
（第２図（ｎ））
こうしてできあがった本発明半導体装置は、従来の半導
体装置に比べると、上層配線と下層配線を接続するコン
タクト部に於て、電極膜がなく、Ａ ｕ ／ Ａ ｕ接
触になる為、従来よりコンタクト抵抗を低く抑えること
ができる。(FIG. 2(n)) Compared to conventional semiconductor devices, the semiconductor device of the present invention thus completed does not have an electrode film in the contact portion that connects the upper layer wiring and the lower layer wiring, and has an A u / A u contact. Therefore, the contact resistance can be kept lower than before.
また、メッキを行う場合、他の金属、例えば（Ｃｕ）で
もメッキ膜形成は可能である。Furthermore, when plating is performed, it is possible to form a plating film using other metals, such as (Cu).
［発明の効果］
以上述べた本発明によれば、従来の構造に比べて、コン
タクト抵抗が抑えられ、より信頼性の優れた半導体装置
を提供できる。[Effects of the Invention] According to the present invention described above, a semiconductor device with lower contact resistance and higher reliability than the conventional structure can be provided.
第１図は、本発明の半導体装置を示す主要断面図。
第２図（ａ）〜（ｎ）は、本発明の半導体装置の製造工
程の断面図。
第３図は、従来の半導体装置を示す断面図。
１０１、２０１．
１０２、２０２．
１０３、２０３．
１０４、２０４．
１０５、２０５．
１０６、２０６．
１０７、２０７．
１０８、２０８．
１０９、２０９．
１１０、２１０．
１１１、２１１．
１１２、２１２．
３０１ ・
３０２ ・
３０３ ・
３０４ ・
３０５ ・
３０６ ・
３０７ ・
３０Ｂ ・
３０９ ・
３１０ ・
３１１ ・
３１２ ・
・Ｓｉ基板
・チタン（Ｔｉ）
・白金（Ｐｔ）
・レジスト
・メッキ（Ａｕ ）
・レジスト
・メッキ（Ａｕ）
二酸化珪素
・チタン（Ｔｉ）
・白金（Ｐｔ）
・レジスト
・メッキ（Ａｕ ）
第２図
第２図FIG. 1 is a main sectional view showing a semiconductor device of the present invention. FIGS. 2(a) to 2(n) are cross-sectional views of the manufacturing process of the semiconductor device of the present invention. FIG. 3 is a sectional view showing a conventional semiconductor device. 101, 201. 102, 202. 103, 203. 104, 204. 105, 205. 106, 206. 107, 207. 108, 208. 109, 209. 110, 210. 111, 211. 112, 212. 301 ・ 302 ・ 303 ・ 304 ・ 305 ・ 306 ・ 307 ・ 30B ・ 309 ・ 310 ・ 311 ・ 312 ・ ・Si substrate・Titanium (Ti) ・Platinum (Pt) ・Resist plating (Au) ・Resist plating (Au ) Silicon dioxide/Titanium (Ti)/Platinum (Pt)/Resist/Plating (Au) Fig. 2 Fig. 2
Claims (1)
導体装置に於て、上層配線と下層配線を接続するコンタ
クト部に於て、電極膜がなく、配線の主材料接触になる
ことを特徴とする半導体装置。 ２） ａ）半導体基板上にメッキ用の第一の電極膜として、Ｔ
ｉとＰｔを形成する工程と、 ｂ）第一のフォトレジストにより、前記第一の電極膜に
所望のパターンを形成する工程と、ｃ）前記第一の電極
膜を電極として、メッキを行い、前記第一のフォトレジ
ストが存在しない部分に、第一のメッキ膜を形成する工
程と、 ｄ）前記第一のフォトレジスト及び第一のメッキ膜上に
、所望のパターンをもった第二のフォトレジストを形成
する工程と、 ｅ）前記第一の電極膜及び第一のメッキ膜を電極として
、メッキを行い、前記第二のフォトレジストが存在しな
い部分に、第二のメッキ膜を形成する工程と、 ｆ）前記第一のフォトレジスト及び第二のフォトレジス
トを除去する工程と、 ｇ）前記第一のメッキ膜及び第二のメッキ膜をマスクと
して、前記第一の電極膜をエッチングする工程と、 ｈ）平坦化された絶縁膜を形成する工程と、ｉ）前記絶
縁膜と前記第二のメッキ膜上に電極として、第二の電極
膜ＴｉとＰｔを形成する工程と、 ｊ）コンタクト部上の、前記第二の電極膜をフォトエッ
チングする工程と、 ｋ）前記第二の電極膜上に、所望のパターンをもった第
三のフォトレジストを形成する工程と、ｌ）前記第二の
電極膜を電極としてメッキを行い、前記第三のフォトレ
ジストが存在しない部分に、第三のメッキ膜を形成する
工程と、 ｍ）前記第三のフォトレジストを除去する工程と、 ｎ）前記第三のメッキ膜をマスクとして、前記第二の電
極膜をエッチングする工程を有することを特徴とする半
導体装置の製造方法。[Claims] 1) In a semiconductor device having a plurality of wiring layers formed using a plating method, there is no electrode film in the contact portion connecting the upper layer wiring and the lower layer wiring, and the main material of the wiring is A semiconductor device characterized by being in contact. 2) a) T as the first electrode film for plating on the semiconductor substrate.
b) forming a desired pattern on the first electrode film with a first photoresist; c) plating using the first electrode film as an electrode; d) forming a first plating film in a portion where the first photoresist does not exist; d) forming a second photoresist having a desired pattern on the first photoresist and the first plating film; a step of forming a resist; and e) a step of performing plating using the first electrode film and the first plating film as electrodes, and forming a second plating film in a portion where the second photoresist is not present. f) removing the first photoresist and the second photoresist, and g) etching the first electrode film using the first plating film and the second plating film as masks. h) forming a flattened insulating film; i) forming second electrode films Ti and Pt as electrodes on the insulating film and the second plating film; and j) contacting. k) forming a third photoresist having a desired pattern on the second electrode film; l) photo-etching the second electrode film on the second electrode film; m) removing the third photoresist, and n) plating using the electrode film as an electrode to form a third plating film in the area where the third photoresist does not exist. A method for manufacturing a semiconductor device, comprising the step of etching the second electrode film using a third plating film as a mask.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19880790A JPH0485829A (en) | 1990-07-26 | 1990-07-26 | Semiconductor device and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19880790A JPH0485829A (en) | 1990-07-26 | 1990-07-26 | Semiconductor device and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0485829A true JPH0485829A (en) | 1992-03-18 |
Family
ID=16397238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19880790A Pending JPH0485829A (en) | 1990-07-26 | 1990-07-26 | Semiconductor device and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0485829A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5556814A (en) * | 1994-03-28 | 1996-09-17 | Kabushiki Kaisha Toshiba | Method of forming wirings for integrated circuits by electroplating |
| JP2008047579A (en) * | 2006-08-11 | 2008-02-28 | Casio Comput Co Ltd | Method of manufacturing semiconductor device |
| JP2009266995A (en) * | 2008-04-24 | 2009-11-12 | Casio Comput Co Ltd | Manufacturing method of semiconductor device |
| JP2011159869A (en) * | 2010-02-02 | 2011-08-18 | Nec Corp | Laminate structure of semiconductor device and method for manufacturing the same |
| CN102513460A (en) * | 2011-12-16 | 2012-06-27 | 大连三高科技发展有限公司 | Steel pipe end sizing mill assembly with diameter expanding function |
-
1990
- 1990-07-26 JP JP19880790A patent/JPH0485829A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5556814A (en) * | 1994-03-28 | 1996-09-17 | Kabushiki Kaisha Toshiba | Method of forming wirings for integrated circuits by electroplating |
| JP2008047579A (en) * | 2006-08-11 | 2008-02-28 | Casio Comput Co Ltd | Method of manufacturing semiconductor device |
| JP2009266995A (en) * | 2008-04-24 | 2009-11-12 | Casio Comput Co Ltd | Manufacturing method of semiconductor device |
| JP2011159869A (en) * | 2010-02-02 | 2011-08-18 | Nec Corp | Laminate structure of semiconductor device and method for manufacturing the same |
| CN102513460A (en) * | 2011-12-16 | 2012-06-27 | 大连三高科技发展有限公司 | Steel pipe end sizing mill assembly with diameter expanding function |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0485829A (en) | Semiconductor device and manufacture thereof | |
| JP3033171B2 (en) | Method for manufacturing semiconductor device | |
| JP2644079B2 (en) | Semiconductor integrated circuit | |
| JPH0290623A (en) | Manufacture of semiconductor device | |
| JPH10247661A (en) | Method for forming structure for bonding | |
| JPS5967675A (en) | Manufacture of josephson integrated circuit device | |
| JPS6378552A (en) | Formation of throughhole | |
| JPS62245650A (en) | Manufacture of multilayer interconnection structure | |
| JP2699498B2 (en) | Method for manufacturing semiconductor device | |
| JPS62118539A (en) | Formation of multilayer interconnection | |
| JPS583252A (en) | Semiconductor integrated circuit device | |
| JPH0587973B2 (en) | ||
| JPS62249451A (en) | Manufacture of multilayer interconnection structure | |
| JPH05243217A (en) | Manufacture of semiconductor device | |
| JPS6334928A (en) | Formation of through hole | |
| JPH05218212A (en) | Manufacture of semiconductor device | |
| JPS63307744A (en) | Manufacture of semiconductor device | |
| JPS628030B2 (en) | ||
| JPH0917792A (en) | Manufacture of semiconductor device | |
| JPH04174522A (en) | Manufacture of bump formation plating of semiconductor device | |
| JPH0391243A (en) | Manufacture of semiconductor device | |
| JPH04139860A (en) | Semiconductor device | |
| JPH03239331A (en) | Manufacture of semiconductor device | |
| JPH023926A (en) | Forming method of wiring | |
| JPS6019661B2 (en) | Electrode formation method |