JPH04126332A - 微小真空デバイス - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、基板上に設けられた冷陰極型微小真空デバイ
スの性能改善に関する。

〈従来の技術〉 第７図は石英基板上に薄膜により形成した横型微小真空
管の概念を示す平面図である０図において１はエミッタ
（カソード）、２はコレクタ（アノード）であり、これ
らは所定の距離を隔てて対向して配置されている。３は
エミッタ１とコレクタ２の間に形成されたゲート（グリ
ッド）であり。

これらは例えばタングステン（Ｗ）の薄膜により形成さ
れる。

第８図（ａ）、’（ｂ）はゲートの形状を示すもので（
ａ＞は帯状のゲートの上にエミッタの先端に対向して凸
部３ａ、３ｂを設けその凸部の間を電子が通り抜ける様
にしたもの、（ｂ）はエミッタの先端に対向する位置の
ゲートをブリッジ状に形成し、このブリッジの中を電子
が通り抜ける櫟にしたものである。このような構成のゲ
ートは単に平面的に形成されたゲートに比較すれば制御
性か優れている。

〈発明か解決しようとする課題〉 しかしながら、上記従来例における（ａ）図のゲートは
エミッタの先端とゲートが同一平面状にあるのでエミッ
タから電界放出した電子かコレクタに流れ込むためには
ゲートを飛越えなくてはならず、コレクタよりもゲート
へ流入する電子が多くなりコレクタ電流よりもゲート電
流の方が多くなってしまうのでコレクタ効率および制御
性が良くないという問題がある。また、（ｂ）図に示す
ものは電子がゲートを飛越える必要は無いので若干の改
善はあるか、ゲートかコ字状に形成されているのでエミ
ッタから飛来する電子に対して制御性が悪いという問題
かある。

本発明は上記従来技術の問題を解決するために成された
もので、放出電子のより効果的な制御が可能な微小真空
デバイスを提供することを目的とする。

く課題を解決するための手段〉 上記従来技術の課題を解決する為の本発明の構成は、請
求項１においては、基板の同一平面上に所定の間隔を隔
ててエミッタとコレクタが形成され、前記エミッタとコ
レクタの間にゲートを形成した微小真空デバイスにおい
て、前記ゲートは前記エミッタとコレクタの間の基板に
形成した穴の底部を含んで形成したことを特徴とするも
のであり。

請求項２．３においては、ゲートに貫通孔を形成し、エ
ミッタから放出される電子がゲートの貫通孔を通るよう
にするとともに、エミッタの先端の延長部がゲートに設
けた貫通孔の中心付近に位置する様に構成したことを特
徴とするものであり。

請求項４．５においては、ゲートに貫通孔を形成し、エ
ミッタの先端をゲートの貫通孔の中に配置するとともに
、エミッタの先端が貫通孔の中心付近に位置する様に構
成したことを特徴とするものである。

く作用〉 請求項１においては、エミッタの先端に位置するゲート
が孔の底部に形成されているのでエミッタから放出され
た電子はゲートに邪魔されずにコレクタに達することが
できる。

請求項２．３においてはゲートに貫通孔を形成するとと
もに、エミッタ先端の延長部を貫通孔の中心付近に位置
させるので、エミッタから放出される電子の制御を効果
的にできる。

請求項４．５においてはゲートに貫通孔を形成するとと
もに、エミッタの先端を貫通孔中に配置し、かつ、その
孔の中心付近に位置させるので。

エミッタから放出される電子はゲートの影響をほとんと
受けずにアノード電圧により電界放出を起こす、この場
合、ゲートは加速電極としての役割を持たないのでゲー
トは負の電圧でも動作する。

〈実施例〉 以下９本発明を図面を用いて詳細に説明する。

第１図は本発明の請求項１に関する一実施例を示す斜視
図である。

第１図において１０は基板（例えば石英やサファイヤ）
であり、この基板上には例えば−辺が５×１０μｍ、深
さ１μｍ程度の穴１１かエツチングにより形成され、こ
の穴を挟んでＷやＭｏ等で形成したエミッタ１．コレク
タ２が形成されている。３はゲートであり２穴１１の中
心付近を横断して形成されている（この場合、エミッタ
の先端は図に示すように鋭角に形成する）。

上記構成によればゲート３は基板表面から窪んだ位置に
形成されるので、エミッタ１から飛来する電子がゲート
３に妨げられることなくコレクタ２に到達する。その結
果、コレクタ効率および制御性を向上させることができ
る。また、この様な構成のものは第８図（ｂ）に示すも
のに比較して製造が簡単である。

第２図（ａ）、（ｂ）は請求項２．３に関する一実施例
を示すもので、（ａ）は斜視図、（ｂ）は概略工程を示
す断面図である。この第２図で示すゲート３の貫通孔は
第１図の工程に引続いて作製するが、第１図の工程も含
めて説明する。

工程（１） 基板１０に例えば−辺が５×１０μｍ、深さ１μｍ程度
の穴１１を複数個（図では１個のみを示す）パターニン
グ及びエツチングを行って形成する。

工程（２） 前記穴１１を含む基板１０上にＷをスパッタ等により０
．１μｍ程度の厚さに形成しエミッタ。

コレクタおよびゲートのパターニングを行う（図はゲー
トの断面を示している）。この場合、基板とＷの間に厚
さ０．５μｍ程度の低抵抗金属（例えばＡｉＦ、　Ｎｉ
　、シリサイド薄膜等）を形成してもよい。また、ゲー
ト３の幅は穴１１の中央付近に例えは７μｍ程度の幅で
形成する。

工程（３） 前記穴１１を含む基板全面にレジスト１２を塗布し、穴
１１．およびこの穴の縁部近傍のゲート上を除いてレジ
スト１２−を除去する。

工程（４） 基板全面にＷ薄膜３ａをスパッタ等により形成し、ゲー
ト部及びエミッタ、コレクタ部を除いてＷ薄膜を除去す
る。

工程（５） ゲート３．３ａに挟まれた部分を含む穴１１の中のレジ
ストを除去して貫通孔１４を形成する。

なお、工程３で形成するレジストの厚さは２μｍ程度と
し、エミッタの先端を延長した場合９貫通孔１４の中央
付近に位置する程度の厚さとする。

上記構成によればゲート３がエミッタ１と同一平面上に
ないのでエミッタ１から飛来する電子がゲートに衝突す
る量を減らすことができ、さらに電子は貫通孔１４の中
を通過するので電子の制御性を向上させることができる
。

第３図（ａ＞、（ｂ）は本発明の請求項２，３に間する
他の実施例を示すもので、（ａ）は要部斜視図、（ｂ）
は（ａ）図のＡ−Ａ断面を示す概略製作工程図である。

（ｂ）図の工程に従って説明する。

工程（１） 石英基板１０の上にＣＶＤ法、スパッタ法等により５１
０２Ｍ４を０．５μｍ程度の厚さに形成しパターニング
を行って所定の箇所以外を除去する。

工程（２） Ｓ　ｉ　０２膜４を含む基板１０上にＷを０．２μｍ程
度の厚さにスパッタ等により形成し、パターニングを行
って（ａ＞図に示すエミッタ１．コレクタ２およびゲー
ト３の一部を構成するＷ膜以外を除去する。

工程（３） Ｗ膜を含む基板１０上にレジスト１２を塗布し。

エミッタ１の先端イ部を除くイ一部、コレクタ２上の口
部、およびゲート３の脚となる部分二、ホ（ａ図参照）
のレジスト１２を除去し、そのレジストを除去した部分
にレジスト１２の厚さとほぼ同じ厚さに例えばニッケル
めっき５を施す、その結果イ一部９口部および（ａ）図
の二、ホで示す部分のみにニッケルめっき５が施され他
の部分はレジスト１２で覆われた状態となる。

工程（４） 全面にＷをスパッタ等により数μｍ形成し、パターニン
グを行って工程３で形成した二、ホ部〈ａ図参照〉を含
む３ａの膜およびコレクタ上の膜２ａを残してＷ膜を除
去する。

工程（５） イ、へ部を含むレジストを除去する。その結果ゲートに
は二、ホ部を脚とし３ａで囲まれた貫通孔へが形成され
る。

その後５ｉ０２４のエツチングを行いエミッタ１の先端
部の下部を除去する。なお、この例においても工程３に
おけるレジストの厚さはエミッタの先端を延長した場合
、その延長光が貫通孔ハの中央付近に位置する程度に形
成する。

上記の製造工程によればエミッタ１とコレクタ２の間に
貫通孔ハを有するゲート３を形成することができ、エミ
ッタ１の先端は基板１０から浮いた状態にあるのでエミ
ッタ１から放出された電子はゲート３に衝突することな
くコレクタ２側に飛来するので電子の制御性を向上させ
ることかできる。

第４図は請求項４．５に関する一実施例を斜視図（ａ）
及び概略製作工程を示す断面図（ｂ）である。（ｂ）図
の工程に従って説明する。

工程１ 基板（例えば石英やサファイヤ）１０にパタニング及び
エツチングを行って穴１１を形成する。

工程２ 穴１１を含む基板上にＡ（１／Ｗを付着させてパターニ
ングを行い穴１１の底部を含む基板上にゲト３及びコレ
クタ２を形成する。

工程３ コレクタ２及びゲート３を形成した基板１０上にレジス
ト１２を塗布しパターニングを行って穴１１の部分を残
してレジストを除去した後、Ａｌ／Ｗを基板上に付着さ
せ、エミッタ１とコレクタ２の部分を残してパターニン
グを行ってＷ膜を除去する。このときエミッタの先端は
ゲート３の上部に重なる位置まで延長されており、コレ
クタは２重（２及び２ａ）に形成されている。

工程４ 基板１０上にレジスト１２−を塗布し、エミッタ１及び
コレクタ２の先端（矢印Ｈ，Ｈ−で示す部分）及び穴１
１の上部を残してレジスト１２を除去した後、Ｗｌｋｌ
膜を全面に付着させ、エミッタ１ａとコレクタ２ｂ及び
ゲート３の上部に位置する３ａの部分を残してＷ膜を除
去する。

工程５ 六１１を含むゲート部分のレジスト（工程４の１２．１
２−で示す部分）を除去して貫通孔１４を形成する。な
お、工程３．４で形成するレジスト１２及び１２−の厚
さはエミッタ１の先端が貫通孔の中央付近に位置する程
度の厚さとする。

第５図は上記３極管のエミッタとコレクタの関係を模式
的に示すものである。エミッタの先端を球と仮定すると
コレクタ電極がつくるエミッタ先端部の電界（Ｅ）は次
式により表わすことができる。

Ｅ＝　［ｌ／　Ｉｒ　（１−ｒ））］　・Ｖｏ　−■！
＝コレクタと球の中心までの距離 ｒ＝球の半径 Ｖｏ＝コレクタの電圧 ■式において！〉〉ｒの場合０式は Ｅ＝Ｖ０／ｒ　　　　　　　　　　　・・・■と表わす
ことができる。即ち、エミッタはゲートの影響をほとん
ど受けずにコレクタ電圧により電界放出を起こす。また
、コレクタ電極により加速されたカソードからの電界放
出電子流はゲートにより制御することができる。この場
合、ゲートは加速電極としての役割を持たないのでゲー
ト電圧は負でも動作するのでゲート電流を０にすること
ができる。

なお９本実施例においては３＆管として図示したが第６
図に示すようにゲートを２重、３重（図では省略）に形
成することにより多極管とすることもできる。

また、基板は石英やサファイアの他、窒化アルミ等の絶
縁性か良く放熱性のあるものを使用することかできる。

〈発明の効果〉 以上実線例とともに具体的に説明した様に本発明によれ
ば。

請求項１においてはエミッタから放出された電子がゲー
トに邪魔されずにコレクタに達することができ、請求項
２．３においてはゲートに貫通孔を形成するとともに、
エミッタの先端を貫通孔の中心付近に位置させるので、
エミッタから放出される電子の制御を効果的にできる。

また、請求項４．５においてはゲート″Ｓ極の制御側が
さらに向上し高い増幅率を得ることができる。また、ゲ
ート電圧を負の領域で動作させることが可能なので本来
の３極管の特性を実現することができる。

【図面の簡単な説明】

第１図は本発明の請求項１に関する一実施例を示す要部
斜視図、第２図は本発明の請求項２．３に関する一実施
例を示す要部斜視図（ａ）、および概略工程説明図（ｂ
）、第３図は本発明の請求項２．３に関する他の実施例
を示す要部斜視図（ａ）、および概略工程説明図（ｂ）
、第４図は本発明の請求項３．４に関する実施例を示す
要部斜視図（ａ）、および概略工程説明図（ｂ）、第５
図は第４図のカソードとコレクタの関係を示す図、第６
図は多極管として構成した場合の一例を示す断面図、第
７図は従来例を示す平面図、第８図（ａ＞、（ｂ）は他
の従来例を示す斜視図であ４、。 １・・・エミッタ（カソード）、２・・・コレクタ（ア
ノ−ド）　３・・・ゲート（グリッド）、４・・・Ｓｉ
Ｏ２，５・・・めっき層、１０・・・基板、１１・・・
穴、１２・・・レジスト、１４・・・貫通孔。

Claims (1)

1. 【特許請求の範囲】 １）基板の同一平面上に所定の間隔を隔ててエミッタと
   コレクタが形成され、前記エミッタとコレクタの間にゲ
   ートを形成した微小真空デバイスにおいて、前記ゲート
   は前記エミッタとコレクタの間の基板に形成した穴の底
   部を含んで形成したことを特徴とする微小真空デバイス
   。 ２）基板の同一平面上に所定の間隔を隔ててエミッタと
   コレクタが形成され、前記エミッタとコレクタの間にゲ
   ートを形成した微小真空デバイスにおいて、前記ゲート
   に貫通孔を形成し、前記エミッタから放出される電子が
   前記ゲートの貫通孔を通るように構成したことを特徴と
   する微小真空デバイス。 ３）エミッタの先端の延長部がゲートに設けた貫通孔の
   中心付近に位置する様に構成したことを特徴とする請求
   項２記載の微小真空デバイス。 ４）基板の同一平面上に所定の間隔を隔ててエミッタと
   コレクタが形成され、前記エミッタとコレクタの間にゲ
   ートを形成した微小真空デバイスにおいて、前記ゲート
   に貫通孔を形成し、前記エミッタの先端を前記ゲートの
   貫通孔の中に配置したことを特徴とする微小真空デバイ
   ス。 ５）エミッタの先端がゲートに設けた貫通孔の中心付近
   に位置する様に配置したことを特徴とする請求項４記載
   の微小真空デバイス。