JPH04123364A - Cdプレーヤのクロック再生回路 - Google Patents

Cdプレーヤのクロック再生回路

Info

Publication number
JPH04123364A
JPH04123364A JP24313390A JP24313390A JPH04123364A JP H04123364 A JPH04123364 A JP H04123364A JP 24313390 A JP24313390 A JP 24313390A JP 24313390 A JP24313390 A JP 24313390A JP H04123364 A JPH04123364 A JP H04123364A
Authority
JP
Japan
Prior art keywords
phase
frequency
pitch
low
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24313390A
Other languages
English (en)
Inventor
Shingo Kamiya
伸悟 神谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP24313390A priority Critical patent/JPH04123364A/ja
Publication of JPH04123364A publication Critical patent/JPH04123364A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Rotational Drive Of Disk (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、再生ピッチ可変のCDプレーヤ(CDVプ
レーヤも含む)におけるタロツク再生回路に関し、再生
ピッチを標準ピッチから変更して再生している状態で、
ディスク上のキズやトラックジャンプ等によりクロック
再生回路がロック外れするのを防止したものである。
〔従来の技術〕
CDプレーヤを使用したカラオケ装置においては、歌う
人のキーに合わせて音程を変えられるようにピッチコン
トロールが設けられている。このピッチコントロールは
基準クロック周波数をシフトすることにより行なわれる
従来におけるピッチコントロール機能付CDプレーヤの
クロック再生回路を第2図に示す。これは、位相固定ル
ープ(PLL:Phase Locked Loop 
)を構成したもので、ディスクから再生されたEFM信
号は、位相比較器10に入力されて、vCO(電圧制御
形光振器)14の出力と位相比較される。位相誤差信号
■1はサーボアンプ12にて平滑されかつゲインが付与
されて制御電圧v2として出力され、VCO14の制御
入力に供給される。
これにより、VCO14は発振周波数が制御されて、E
FM入力に同期した再生クロックが出力される。
基準タロツク発生回路16からは、再生ピッチを規定す
る基準クロックが出力される。位相比較器18は基準ク
ロックと再生クロックを位相比較して、その位相誤差信
号により、ディスクモータを制御してディスク回転制御
を行なう。ピッチコントロール用つまみ20は基準クロ
ック周波数をマニュアル操作により基準ピッチに対し子
方向または一方向にシフトする。基準クロック周波数が
シフトされると、再生クロックがこれに同期するように
ディスク回転制御が行なわれて、つまみ20の操作量に
応じた分だけ再生ピッチがシフトされる。
〔発明が解決しようとする課題〕
位相固定ループは、第3図に示すように、ホールドイン
レンジ(保持範囲)、キャプチュアレンジ(引込範囲)
がVCO14のフリーラン周波数である4、3218M
Hzを中心に一定範囲に定まっており、これらは回路設
計上の制約やバラツキ等からあまり広く取ることができ
ない。また、キャブチュアレンジをあまり広くすると安
定化時間が増したり、サイドロックする等の不都合が生
じる。このため、ホールドインレンジ、キャブチュアレ
ンジは4.3218MHzを中心として数%の範囲内に
選ばれる。したがって、ピッチを変化させる目的で基準
クロックの周波数を大きく変えると、ディスク上のキズ
やトラックジャンプなどにより位相固定ループのロック
が外れ、再生クロックが得られなくなり、ディスク回転
サーボが不調となって、極端な場合回転が停止してしま
う欠点があった。
このような問題を解決する方法として、従来においては
例えば特開昭61−204872号公報に記載の方法で
あった。これは、基準クロックの変化に合わせてVCO
のフリーラン周波数を変化させることにより、フリーラ
ン周波数が常にホールドインレンジおよびキャブチュア
レンジの中央に来るようにしたものである。
ところが、このような方法では、基準クロック周波数と
フリーラン周波数が連動するように基準クロック発生回
路およびvCOフリーラン調整回路を予め設計しておく
必要があった。これらの周波数の調整には、一般にバラ
クタダイオード等が用いられるが、素子特性のばらつき
等も大きく影響し、両者の連動性を正確に確保するのは
難しがった。また、経年変化等で一旦これらの連動性が
狂ってしまうと、もはやユーザレベルでは双方を一致さ
せることが困難となり、結果的にはCDプレーヤ再生が
不可能となってしまうおそれがあった。
この発明は、前記従来の技術における問題点を解決して
、ピッチ変化して再生する際に、vc。
のフリーラン周波数を変化させることなくディスク上の
キズやトラックジャンプ等によるロック外れを防止する
ことができるCDプレーヤのクロック再生回路を提供し
ようとするものである。
〔課題を解決するための手段〕
この発明は、基準クロック周波数を変化させて、再生ピ
ッチを変化させるCDプレーヤのクロック再生回路であ
って、ディスク再生EFM信号とVCOの出力信号とを
位相比較して、その誤差出力によりこのvCO出力信号
の位相を制御して前記ディスク再生EFM信号に同期し
た再生クロックを作成するクロック再生位相固定ループ
と、前記クロック再生位相固定ループのロック状態を検
出するロック検出手段と、前記クロック再生位相固定ル
ープのロック状態が検出された時に、この位相固定ルー
プの低域ゲインを増大させるゲイン増大手段とを具備し
てなるものである。
〔作 用〕
この発明によれば、クロック再生位相固定ループのロッ
ク状態が検出された時にこのループの低域ゲインを増大
させるようにしたので、定常偏差(残留位相)がこの増
大された低域ゲインの作用を受けて減少する。これによ
り、ディスク上のキズ通過時やトラックジャンプ時に生
じる誤差信号とのレベル差は小さくなる。そして、定常
偏差1こついては低域ゲインが増大されてvCO入力に
加わるがキズやトラックジャンプによる偏差成分は低域
成分ではないためゲイン増大されず、小さいレベルのま
ま定常偏差成分に重畳されてvCO入力に加わる。した
がって、キズやトラックジャンプ時にvCO入力に生じ
る電圧変動は小さくなるため、本来のフリーラン周波数
まで戻らず(低域ゲイン増大がないとフリーラン周波数
まで戻る。)、ロック外れを防止することができる。
このように、この発明によれば、単にクロック再生回路
内のループゲインを増大させるか否かで済み、フリーラ
ン周波数を切り換える必要がないので、周波数を連動さ
せるための調整が不要になり、経年変化による影響もな
い。
〔実施例〕
以下、この発明の詳細な説明する。
(実施例1) この発明の一実施例を第1図に示す。
ディスクから再生されたEFM信号は、位相比較器10
に入力されて、VCO14の出力と位相比較される。位
相誤差信号v1はサーボアンプ12にて平滑されかつゲ
インが付与されて制御電圧v2として出力され、VCO
14の制御入力に供給される。これにより、VCO14
は発振周波数が制御されて、EFM入力に同期した再生
クロックが出力される。
このようにして、クロック再生位相固定ループ22が構
成されている。なお、VCO14のフリーラン周波数は
、標準ピッチに相当する4、3218MHzに固定され
ている。
基準クロック発生回路16からは、再生ピッチを規定す
る基準クロックが出力されRAM読出用フレーム同期信
号生成回路17aに供給される。
ディスク再生フレーム同期信号生成回路17bはディス
ク再生EFM信号とVCO14からの再生クロックとを
入力とし、再生フレーム同期信号を出力する。位相比較
器18はRAM読出用フレーム同期信号生成回路17a
からの基準フレーム同期信号とディスク再生フレーム同
期信号生成回路17bからの再生フレーム同期信号を位
相比較して、その位相誤差信号により、ディスクモータ
を制御してディスク回転制御を行なう。ピッチコントロ
ール用つまみ20は基準クロック周波数をマニュアル操
作により基準ピッチに対し子方向または一方向にシフト
する。基準クロック周波数がシフトされると、再生クロ
ックがこれに同期するようにディスク回転制御が行なわ
れて、つまみ20の操作量に応じた分だけ再生ピッチが
シフトされる。
サーボアンプ12は、前段の通常特性付与サーボアンプ
24と後段の低域ブースト回路26で構成されている。
通常特性付与サーボアンプ24は、従来用いられていた
サーボアンプ(第2図のサーボアンプ12)と同じもの
で、ローパスフィルタとアンプとの組合せで構成される
低域ブースト回路26は、この発明におけるゲイン増大
手段としての機能を有するものである。
この回路は、反転増幅器の帰還回路に抵抗R1とコンデ
ンサC1とスイッチSWIの並列回路を挿入したもので
ある。コンデンサC1は大容量のものが用いられている
。また、スイッチSW1はメカニカルスイッチやアナロ
グスイッチ等で構成することができる。スイッチSW1
がオフのときは、超低域のみをブーストする低域ブース
ト回路として作用し、スイッチSW1がオンのときは、
スルーとなってゲイン′1のバッファアンプとして作用
する。
低域ブースト回路26の周波数特性例を第4図に示す。
点線がスイッチSW1をオフしたとき(低域ブーストあ
り)のもの、実線がスイッチSW1をオンしたとき(低
域ブーストなし)のものである。低域ブーストか作用す
る領域は周波数f1より低い超低域である。周波数f1
は、回転むら周波数やキズ、トラックジャンプによる位
相誤差成分周波数よりも低く (すなわち、これらの成
分に対してはブーストしない)、かつ位相固定ル−ブの
定常偏差成分(直流成分)よりも高い値である。
スイッチSWIは、スイッチ制御回路30によりオン、
オフ制御される。スイッチ制御回路30は、ロック検出
手段32で位相固定ループ22のロックが検出され、か
つピッチコントロール指令があり(すなわち、ピッチコ
ントロール用つまみ20を操作して、再生ピッチを標準
ピッチに対して子方向または一方向にシフトする指令が
与えられたとき)、かつトラッキングサーボが常時オフ
されるモードでない時にスイッチSWIをオフして低域
ブーストを行ない、それ以外の時にはスイッチSW1を
オンして低域ブーストが行なわれないようにする。
ロック検出手段32としては、例えば再生クロックの有
無でロック状態を検出することができる。
再生クロックの有無は、例えばVCO14の出力クロッ
クでEFMデータが読めるか否か(つまりEFMデータ
に同期した再生クロックが得られているかどうか)で判
断することができる。
スイッチSWIの上記オン、オフ条件により、ディスク
回転の立上時には低域ブーストは行なわれず、確実にロ
ック状態に引き込むことかできる(ロック前に低域ブー
ストすると、回路のドリフトによりロック状態に引き込
むことができない)。
また、トラッキングサーボを常時オフして行なう曲の頭
出しの時には、サーボロックは外れるので低域ブースト
は行なわない。これに対し、1〜100トラツクジヤン
プをし、その後一定時間だけ通常再生を行ない再び1〜
100トラツクジヤンプをし、その後再び一定時間通常
再生を行なうことを繰り返す、例えばトラッキングサー
ボをn時オフにしない曲の頭出しやスキャンの時には、
キズやトラックジャンプの時と同様に扱えるので低域ブ
ーストを効かせたままで実行してよい。
第1図の回路のピッチシフト動作について説明する。標
準ピッチか指令されている時には、基準ロック発生回路
16は標準ピッチに対応した4、3218MHzの基準
クロックを発生する。この時スイッチSW1はオンされ
ており、低域ブーストは行なわれない。位相固定ループ
22が口、ンクしていない状態では、VCO14はフリ
ーラン周波数4.3218MHzで自走する。ディスク
サーボによりディスク回転が標準ピッチに近づくと位相
固定ループ22のキャブチュアレンジに入り、ロック状
態に引き込まれる。ロックした後もスイッチSW1はオ
ン状態を保持し、低域ブーストは行なわれない。
ピッチコントロール用つまみ20が操作されてピッチシ
フトが指令された時の動作は次のとおりである。まず、
位相固定ループ22がロックしていない状態ではピッチ
変更指令にかかわらず、基準クロック発生回路16は標
準ピッチに対応した4、3218MHzの基準クロック
を発生する。この時スイッチSWIはオン状態である。
これにより、標準ピッチへ立ち上げが行なわれる。そし
て、位相固定ループ22がロック状態に引き込まれると
、スイッチ制御回路30によりスイッチSWIをオフす
る。これとともに、基準クロック発生回路16は指令さ
れたピッチに対応した周波数に向けて再生クロックが追
従できるスピードで(低域ブースト回路26があるため
、再生クロックの追従スピードは遅い)基準クロック周
波数を徐々に変化させていく。このようにして再生ピッ
チがシフトされる。
ピッチ変更して再生している状態で万一ロックが外れた
場合は、スイッチSWIはオフしてコンデンサC1は放
電し、基準クロック発生回路16は基準クロック周波数
を標準ピッチの周波数に一旦戻し、再びロックが検出さ
れたら再度ピッチを自動的に変化させていく。
ピッチシフトして再生している時の第1図の位相固定ル
ープ22のキズ、トラックジャンプ時の動作を説明する
。まず、低域ブーストなしでピッチシフト(ピッチ上昇
)する従来回路の場合の動作を第5図に示す。第5図(
a)は、位相比較器10の位相誤差出力電圧v1の平滑
出力である。
vloは標準ピッチ時の平均出力で例えば0■である。
この位相誤差出力V1は、定常偏差成分に回転むら成分
が重畳されている。ディスクにキズがあると、その間E
FMデータは再生されなくなるので、位相誤差出力v1
はノイズとなり、その平滑出力は電圧v1oまて下かる
。トラックジャンプ時も同様である。
第5図(b)は、この時のVCO14の入力電圧V2を
示したものである。電圧v2oは、標準ピッチ時の平均
入力(フリーラン周波数を与える電圧)である。位相誤
差出力V1は、従来においてはサーボアンプ12により
低域ブーストなしでゲインか与えられてVCO入力入力
上2るので、定常偏差成分、回転むら成分、キズ成分、
トラックジャンプ成分はほぼ同一ゲインが与えられる。
したがって、キズ成分やトラックジャンプ成分もそのま
まゲインが与えられてVCO人力V2となるので、キズ
時やトラックジャンプ時には、vCO入力■2は変化が
はげしく、電圧■2oまで下がる。
このため、VCO14の出力はフリーラン周波数まで下
がり、これが位相固定ループ22のキャブチュアレンジ
から外れていれば即ロックが外れてしまう。
これに対し、低域ブースト有りでピッチシフト(ピッチ
上昇)する第1図の回路の場合の動作を第6図に示す。
第6図(a)は、位相比較器10の位相誤差出力電圧V
1の平滑出力である。vl。
は標準ピッチ時の平均出力で例えばOvである。
低域ブーストは定常偏差に対して効いてくるので、定常
偏差は第5図(a)に比べて小さくなる。回転むら成分
やキズ成分、トラックジャンプ成分に対しては低域ブー
ストは作用しない。キズやトラックジャンプがあると、
その間EFMデータは再生されなくなるので、位相誤差
出力v1はノイズとなり、その平滑出力は電圧v1oま
で下がる。しかし、この時の変化量は、定常偏差が小さ
いので第5図(a)に比べて小さい。
第6図(b)は、この時のVCO14の入力電圧v2を
示したものである。電圧v3oは、標準ピッチ時の平均
入力(フリーラン周波数を与える電圧)である。位相誤
差出力V1の定常偏差成分は低域ブーストによるゲイン
倍されるので、VCO入力入力上2均レベルは第5図(
b)と同じになる。しかし、回転むら成分、キズ成分、
トラックジャンプ成分についてはブーストされないので
、変化量が小さいまま重畳され、電圧V2oまで下がら
ない。したがって、VCO14はフリーラン周波数まで
は下がらず、キャブチュアレンジから外れないのでロッ
ク外れは生じない。
以上は、再生ピッチをシフトアップした場合について説
明したが、シフトダウンした場合も同様に動作する。
(実施例2) この発明の他の実施例を第7図に示す。ディスクから再
生されたEFM信号は、位相比較器10に入力されて、
VCO14の出力と位相比較される。位相誤差信号V1
は位相補正回路34および加算器36を介してVCO1
4の制御入力に供給される。VCO14のフリーラン周
波数は標準ピッチに相当する周波数に固定されている。
残留位相検出回路38は、位相誤差信号v1の直流分す
なわち定常偏差(残留位相)を検出して出力する回路で
ある(定常偏差0てOvを出力する)。
基準クロック発生回路16からは、再生ピッチを規定す
る基準クロックが出力される。基準クロック周波数は、
ピッチコントロール用つまみ20の操作により可変制御
される。周波数・位相比較器40は、VCO14の出力
と基準クロックとを周波数および位相比較して、その差
に応じた電圧を出力する。ディスクサーボはこの信号を
用いて制御される。スイッチSW2は残留位相検出回路
38側または周波数・位相比較器40側に接続される。
スイッチSW2の出力はローパスフィルタ42を介して
加算器36にバイパス電圧v2として加わる。ローパス
フィルタ42の時定数τは2sec程度に設定しである
スイッチSW2は、スイッチ制御回路30によりオン、
オフ制御される。スイッチ制御回路30は、ロック検出
手段32て位相固定ループ22のロックが検出され、か
つピッチコントロール指令があり、かつトラッキングサ
ーボが常時オフされるモードでない時にスイッチSW2
を接点a側に接続し、それ以外では接点a側に接続する
第7図の回路では、制御電圧v1によるループと制御電
圧V2によるループとてクロック再生位相固定ループ2
2を構成し、残留位相検出回路38がゲイン増大手段に
相当する。
第7図の回路の動作について説明する。はじめに標準ピ
ッチが指令された場合について説明する。
ロック状態に至っていない時は、スイッチSW2は接点
す側に接続されている。この時、VCOはフリーラン周
波数で自走しているが、これは基準クロック周波数と一
致しているので、周波数・位相比較器40からは、これ
らの位相誤差に応じた信号が出力され、ディスクサーボ
が行なわれる。
また、この位相誤差信号は、ローパスフィルタ42で平
滑されて、バイアス電圧v2として加算器36に入力さ
れる。位相比較器10は、ディスク再生EFM信号とV
6O13の出力とを位相比較して、その位相誤差信号v
1を出力し、位相補正回路34を介して加算器36に入
力される。加算器36は両型圧Vl、V2を加算してV
6O13の制御入力に印加される。
これにより、ディスク回転は標準ピ・ソチに制御され、
またV6O13の出力はEFM信号に口・ツクして再生
クロックが得られる。口・ツクした後もスイッチSW2
を切り換える必要はない。
次に再生ピッチをシフトした場合について説明する。非
ロツク時には、スイッチSW2は接点す側に接続されて
いる。この時位相比較器10は両人力の周波数差が大き
いのでノイズ分が出るだけである。周波数・位相比較器
40はV6O13の出力と基準クロックの周波数(ピ・
ソチシフトされた周波数)を比較し、その差に応じた誤
差信号を出力し、ローパスフィルタ42を介して制御電
圧■2としてV6O13に入力する。これにより、V6
O13の出力は基準クロックに徐々に近づいていき、最
終的に一致する。
ディスク回転も基準クロックに対応した速度に調整され
ていく。これにより、ディスク再生EFM信号はV6O
13の出力に対してキャブチュアレンジ内となる。キャ
ブチュアレンジ内になると、位相比較器10から位相誤
差信号v1が出力され、V6O13はV1+V2で制御
されてクロック再生位相固定ループ22は指令された再
生ピッチでロックする。
位相固定ループ22がロックするとスイッチSW2は接
点a側に切り換えられて、残留位相検出回路38が位相
固定ループ22内に入る。スイッチSW2を切り換えて
もローパスフィルタ42があるため電圧V2は急激には
変動しない。残留位相検出回路38は位相誤差出力v1
中の残留位相すなわち定常偏差成分を検出して、これを
バイアス電圧■2としてV6O13を制御する。これに
より、位相比較器10の出力中の残留位相が小さくなる
ように制御電圧v2によるサーボか働く。
したがって、キズやトラックジャンプが生じたとしても
、位相比較器出力■1に現われるだけで、V6O13の
入力電圧V1+V2における変動は小さくなる(前記第
6図と同様になる。)。したがって、V6O13は標準
ピッチに相当するフリーラン周波数までは戻らず、ロッ
ク外れは生じない。
このような動作は、位相固定ループ22の低域ゲインを
増大させたことにほかならない。つまり、低域ゲイン増
大が前記実施例1(第1図)では、低域ブースト回路2
6がDCシフト電源かつACスルーアンプとなることで
実現されるのに対し、この実施例2では残留位相検出回
路38がDCシフト電圧を発生させることで実現してい
る。
このように、第7図の実施例では、再生ピッチシフト時
には、まず周波数・位相比較器40により、V6O13
の出力周波数をピッチシフトされた基準クロックと一致
するように周波数サーボが働き、さらに位相比較器10
により、再生クロックがEFM信号にロックするように
位相サーボが働いて位相固定ループ22をロックし、ロ
ック後は、残留位相検出回路38により、位相比較器出
力v1中の残留誤差成分が小さくなるようにサーボがか
かって低域ゲインが増大されることにより、キズやトラ
ックジャンプの影響を受けずに安定に再生することがで
きる。
なお、ロック後にスイッチSW2を接点す側に接続した
ままにしておくと次の不具合が発生する。
ローパスフィルタ42は応答が十分に遅く設定されてい
るので、VCO14は基準クロックにはロックせず、E
FM入力にロックする。基準クロックにロックしないた
め、周波数・位相比較器40の出力は平均的には0■に
なる。したがって、ローパスフィルタ42の出力はその
時定数で徐々にOvに近づいていく。このことは、必要
となるバイアス電圧V2が得られなくなることを意味す
る。
必要なバイアス電圧■2が得られなくなると、その分は
電圧v1で賄なわなければならないので、位相比較器出
力V1の残留位相誤差が大きくなる。
残留位相誤差が大きくなると、キズやトラックジャンプ
があると、位相比較器出力V1はOvとなってVCO1
4の入力がOVとなるので、VCO14の出力は標準ピ
ッチのフリーラン周波数まで戻り、ロック外れを生じる
なお、第7図においてVCO14と周波数・位相比較器
40との間に1/N分周器を入れてもよい(Nに合わせ
て基準クロック周波数も変える。)。Nを大きくすれば
、周波数・位相比較器40のダイナミックレンジをとり
ゃすくなる。
〔発明の効果〕
以上説明したように、この発明によれば、クロック再生
位相固定ループのロック状態が検出された時にこのルー
プの低域ゲインを増大させるようにしたので、キズやト
ラックジャンプ時にvc。
入力に生じる電圧変動は小さくなり、本来のフリーラン
周波数まで戻らず、ロック外れを防止することができる
したがって、この発明によれば、単にクロック再生回路
内のループゲインを増大させるが否がで済み、フリーラ
ン周波数を切り換える必要がないので、周波数を連動さ
せるための調整が不要になり、経年変化による影響もな
い。
【図面の簡単な説明】
第1図は、この発明の第1実施例を示す回路図である。 第2図は、従来回路を示すブロック図である。 第3図は、位相固定ループの特性図である。 第4図は、第1図のサーボアンプ特性図である。 第5図は、第1図において低域ブーストなしの場合の電
圧Vl、V2の波形図である。 第6図は、第1図において低域ブーストありの場合の電
圧Vl、V2の波形図である。 第7図は、この発明の第2実施例を示すブロック図であ
る。 14・・・VCo、22・・・クロック位相固定ループ
、26.38・・・ゲイン増大手段(26・・・低域ブ
ースト回路、38・・・残留位相検出回路)、32・・
・ロック検出手段。

Claims (1)

  1. 【特許請求の範囲】  基準クロック周波数を変化させて、再生ピッチを変化
    させるCDプレーヤのクロック再生回路であって、 ディスク再生EFM信号とVCOの出力信号とを位相比
    較して、その誤差出力によりこのVCO出力信号の位相
    を制御して前記ディスク再生EFM信号に同期した再生
    クロックを作成するクロック再生位相固定ループと、 前記クロック再生位相固定ループのロック状態を検出す
    るロック検出手段と、 前記クロック再生位相固定ループのロック状態が検出さ
    れた時に、この位相固定ループの低域ゲインを増大させ
    るゲイン増大手段と を具備してなるCDプレーヤのクロック再生回路。
JP24313390A 1990-09-13 1990-09-13 Cdプレーヤのクロック再生回路 Pending JPH04123364A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24313390A JPH04123364A (ja) 1990-09-13 1990-09-13 Cdプレーヤのクロック再生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24313390A JPH04123364A (ja) 1990-09-13 1990-09-13 Cdプレーヤのクロック再生回路

Publications (1)

Publication Number Publication Date
JPH04123364A true JPH04123364A (ja) 1992-04-23

Family

ID=17099290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24313390A Pending JPH04123364A (ja) 1990-09-13 1990-09-13 Cdプレーヤのクロック再生回路

Country Status (1)

Country Link
JP (1) JPH04123364A (ja)

Similar Documents

Publication Publication Date Title
US4646280A (en) Optical disk record player with fast access time
USRE41235E1 (en) Phase locked loop circuit
EP0714097A2 (en) Disc player apparatus
US5157355A (en) Phase-locked loop device having stability over wide frequency range
KR100260066B1 (ko) 디스크 재생 장치
US5939948A (en) Phase locked loop circuit and reproducing apparatus
JPH04123364A (ja) Cdプレーヤのクロック再生回路
JPH0637630A (ja) Pll回路
WO1997047089A1 (fr) Circuit en boucle a verrouillage de phase
JP2791309B2 (ja) クロック発生装置
JPS6333232B2 (ja)
JPS5954073A (ja) デイジタル・オ−デイオデイスクプレ−ヤ−
JP2840255B2 (ja) 再生装置
JP2788641B2 (ja) サンプルサーボ方式光ディスク装置の基準クロック信号生成回路
JPH0785331B2 (ja) デイジタルpll
JPH11149721A (ja) フェーズロックドループ回路、位相情報検出装置、及び位相情報検出方法
JPH11220390A (ja) 位相同期ループ回路
JPS58134595A (ja) 再生信号の時間軸エラ−信号発生装置
JP2001053600A (ja) Pll回路
JPH07101946B2 (ja) 磁気記録再生装置の色信号処理装置
JPH1174785A (ja) フェーズ・ロックド・ループ制御装置
JPS612492A (ja) カラ−ビデオ信号の時間軸補正装置
JPH06150570A (ja) 再生装置
JPS61204872A (ja) Cdプレ−ヤのピツチコントロ−ル回路
JPH0738584B2 (ja) 位相ロックループ回路