JPH05183433A - 位相ロックループ回路 - Google Patents
位相ロックループ回路Info
- Publication number
- JPH05183433A JPH05183433A JP4109454A JP10945492A JPH05183433A JP H05183433 A JPH05183433 A JP H05183433A JP 4109454 A JP4109454 A JP 4109454A JP 10945492 A JP10945492 A JP 10945492A JP H05183433 A JPH05183433 A JP H05183433A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- input signal
- output
- phase comparator
- fault
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 入力信号に異常が起こった時も出力信号に異
常が現われないようにしたＰＬＬ回路を提供する。 【構成】 位相比較器１はループスイッチ５１の入力側
に接続され、かつ、位相比較器１の出力端は位相異常検
出器５２に接続されている。ループスイッチ５１の出力
端は共振回路５３に接続され、その出力は電圧制御型発
振器３を制御する。共振回路５３は２次系のローパスフ
ィルタとする。この共振周波数ｆ0を入力信号の変動成
分周波数にほぼ一致させる。入力信号の異常の種類によ
っては位相異常検出器５２は不要となる。 【効果】 非常に簡単な構成で、入力信号に異常が発生
しかつ位相比較器からの出力が得られない異常時にも、
入力成分の変動に極めて正確に発振周波数を入力信号の
変動周波数成分に追随させることができる。
常が現われないようにしたＰＬＬ回路を提供する。 【構成】 位相比較器１はループスイッチ５１の入力側
に接続され、かつ、位相比較器１の出力端は位相異常検
出器５２に接続されている。ループスイッチ５１の出力
端は共振回路５３に接続され、その出力は電圧制御型発
振器３を制御する。共振回路５３は２次系のローパスフ
ィルタとする。この共振周波数ｆ0を入力信号の変動成
分周波数にほぼ一致させる。入力信号の異常の種類によ
っては位相異常検出器５２は不要となる。 【効果】 非常に簡単な構成で、入力信号に異常が発生
しかつ位相比較器からの出力が得られない異常時にも、
入力成分の変動に極めて正確に発振周波数を入力信号の
変動周波数成分に追随させることができる。
Description
【０００１】
【産業上の利用分野】本発明は入力信号に異常が生じた
時にも正確に出力信号を出すようにした位相ロックルー
プ回路（以下、ＰＬＬ回路と称する）に関するものであ
る。
時にも正確に出力信号を出すようにした位相ロックルー
プ回路（以下、ＰＬＬ回路と称する）に関するものであ
る。
【０００２】
【従来の技術】従来から位相ロックループ（ＰＬＬ）技
術が広く用いられている。位相ロックループは、本来入
力周波数の高周波のジッタ成分を除去するものである。
従って、多少の入力信号の異常に対しても出力信号は急
激に変化しない特性を有する。
術が広く用いられている。位相ロックループは、本来入
力周波数の高周波のジッタ成分を除去するものである。
従って、多少の入力信号の異常に対しても出力信号は急
激に変化しない特性を有する。
【０００３】近年、記録媒体から信号を抽出する時に信
号からクロックを抽出し、このクロックでもって情報信
号を読み取る、いわゆるセルフクロック抽出にＰＬＬ技
術が用いられている。このような場合には、非常に正確
なクロック抽出が行なわれなければ情報に大きなバース
トエラーを付加してしまう。
号からクロックを抽出し、このクロックでもって情報信
号を読み取る、いわゆるセルフクロック抽出にＰＬＬ技
術が用いられている。このような場合には、非常に正確
なクロック抽出が行なわれなければ情報に大きなバース
トエラーを付加してしまう。
【０００４】このように、近年、ＰＬＬ回路も高性能な
ものが要求されている。（図５）に基本的なＰＬＬ回路
の一例を示す。（図５）において、１は入力信号ｆｉと
出力信号ｆｏの位相を比較する位相比較器であり、その
出力は増幅器２に接続され、増幅器２の出力は電圧−周
波数変換器である電圧制御型発振器３を制御する。この
電圧制御型発振器の出力がＰＬＬ回路の出力であり、こ
の出力はまた位相比較器１にフィードバックされてい
る。
ものが要求されている。（図５）に基本的なＰＬＬ回路
の一例を示す。（図５）において、１は入力信号ｆｉと
出力信号ｆｏの位相を比較する位相比較器であり、その
出力は増幅器２に接続され、増幅器２の出力は電圧−周
波数変換器である電圧制御型発振器３を制御する。この
電圧制御型発振器の出力がＰＬＬ回路の出力であり、こ
の出力はまた位相比較器１にフィードバックされてい
る。
【０００５】（図６）は増幅器２の周波数特性図であ
る。増幅器２は（図６）に示すように、一般にローパス
フィルタとなっている。系の開ループ利得をＧとする
と、ｆｎがゲイン交点周波数である。ｆｎは系の応答速
度を決定する。これは、入力信号のジッタを除去するた
めに入力周波数よりも十分低く選ばれる。しかし、あま
り低くすると、系の応答速度が低くなってしまう。例え
ば、高密度記録媒体では入力信号の周波数は１ＭＨｚ程
度であり、一方、高速アドレスサーチ等の必要からｆｎ
は１ＫＨｚ以上に選ばれる。すなわち、ｆｎには上述の
ような制限が加えられ、自由に決定できない。ｆｎ＝１
ＫＨｚとした時、（図５）において、入力信号ｆｉに異
常が起こった場合を考える。なお、入力信号ｆｉの変動
周波数は５〜３０Ｈｚ程度の場合が多い。例えば、この
変動周波数を１０Ｈｚとする。
る。増幅器２は（図６）に示すように、一般にローパス
フィルタとなっている。系の開ループ利得をＧとする
と、ｆｎがゲイン交点周波数である。ｆｎは系の応答速
度を決定する。これは、入力信号のジッタを除去するた
めに入力周波数よりも十分低く選ばれる。しかし、あま
り低くすると、系の応答速度が低くなってしまう。例え
ば、高密度記録媒体では入力信号の周波数は１ＭＨｚ程
度であり、一方、高速アドレスサーチ等の必要からｆｎ
は１ＫＨｚ以上に選ばれる。すなわち、ｆｎには上述の
ような制限が加えられ、自由に決定できない。ｆｎ＝１
ＫＨｚとした時、（図５）において、入力信号ｆｉに異
常が起こった場合を考える。なお、入力信号ｆｉの変動
周波数は５〜３０Ｈｚ程度の場合が多い。例えば、この
変動周波数を１０Ｈｚとする。
【０００６】（図７）は、入力信号ｆｉに雑音等の異常
がない場合の位相比較器１の出力である。入力信号ｆｉ
の変動周波数が１０Ｈｚであるから、この位相比較器の
出力の基本周波数は１０Ｈｚである。
がない場合の位相比較器１の出力である。入力信号ｆｉ
の変動周波数が１０Ｈｚであるから、この位相比較器の
出力の基本周波数は１０Ｈｚである。
【０００７】
【発明が解決しようとする課題】しかしながら、入力信
号に異常が発生すると位相比較器の出力は乱れ、特に、
入力信号が非常に高い周波数の場合には、位相比較器の
出力が零となる場合が生じる。この場合には、系のゲイ
ン交点周波数が１ＫＨｚであり、変動周波数１０Ｈｚよ
り十分大きいことから、この間に電圧制御型発振器３の
出力周波数は大きくずれてしまう。もし、ｆｎを変動周
波数１０Ｈｚに合わせることができれば、このようなず
れを補う補間が可能である。しかしながら、ｆｎは前述
したように系の応答からそのような低い値に設定するこ
とはできない。
号に異常が発生すると位相比較器の出力は乱れ、特に、
入力信号が非常に高い周波数の場合には、位相比較器の
出力が零となる場合が生じる。この場合には、系のゲイ
ン交点周波数が１ＫＨｚであり、変動周波数１０Ｈｚよ
り十分大きいことから、この間に電圧制御型発振器３の
出力周波数は大きくずれてしまう。もし、ｆｎを変動周
波数１０Ｈｚに合わせることができれば、このようなず
れを補う補間が可能である。しかしながら、ｆｎは前述
したように系の応答からそのような低い値に設定するこ
とはできない。
【０００８】本発明は、上述のように入力信号に異常が
起こった時も出力信号に異常が現われないようにしたＰ
ＬＬ回路を提供することを目的とする。
起こった時も出力信号に異常が現われないようにしたＰ
ＬＬ回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は上記課題を解決
するために、入力信号と出力信号の位相を比較する位相
比較器と、共振周波数が入力周波数の変動周波数とほぼ
一致した共振をもつローパスフィルタと、前記ローパス
フィルタの出力に応じて発振周波数が制御される発振器
とを具備したことを特徴とするものである。なお、前記
発振器には一般に電圧制御型発振器が用いられる。
するために、入力信号と出力信号の位相を比較する位相
比較器と、共振周波数が入力周波数の変動周波数とほぼ
一致した共振をもつローパスフィルタと、前記ローパス
フィルタの出力に応じて発振周波数が制御される発振器
とを具備したことを特徴とするものである。なお、前記
発振器には一般に電圧制御型発振器が用いられる。
【００１０】
【作用】本発明は、非常に簡単な構成で、位相比較器か
らの出力が得られない異常時にも、入力成分の変動に極
めて正確に発振周波数を入力信号の変動周波数成分に追
随させることができる。
らの出力が得られない異常時にも、入力成分の変動に極
めて正確に発振周波数を入力信号の変動周波数成分に追
随させることができる。
【００１１】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。
する。
【００１２】（図１）は本発明の一実施例のブロック図
を示し、（図５）で説明したものと同様の部分は同一の
符号を付している。この（図１）において、位相比較器
１はループスイッチ５１の入力側に接続され、かつ、位
相比較器１の出力端は位相異常検出器５２に接続されて
いる。ループスイッチ５１の出力端は共振回路５３に接
続され、その出力は電圧制御型発振器３を制御する。
を示し、（図５）で説明したものと同様の部分は同一の
符号を付している。この（図１）において、位相比較器
１はループスイッチ５１の入力側に接続され、かつ、位
相比較器１の出力端は位相異常検出器５２に接続されて
いる。ループスイッチ５１の出力端は共振回路５３に接
続され、その出力は電圧制御型発振器３を制御する。
【００１３】共振回路５３は（図２）に示すような２次
系のローパスフィルタとする。この共振周波数ｆ0を入
力信号の変動成分周波数にほぼ一致させる。ループが閉
じている時の系の応答周波数はゲイン交点周波数ｆｎで
決まる。今、高周波の入力信号に異常が発生し、これに
起因して位相比較器１の出力が零になると、この期間は
等価的にループが切断されたこととなる。この際には位
相異常検出器５２は不要となる。開ループ時の系の共振
は、共振回路５３のｆ0になるから、共振回路５３の出
力は入力信号の変動成分周波数と丁度一致して変化す
る。従って、共振回路５３の出力は（図７）と同様の変
化をし、電圧制御型発振器３の出力はほとんど傷がない
場合と同じように変化する。
系のローパスフィルタとする。この共振周波数ｆ0を入
力信号の変動成分周波数にほぼ一致させる。ループが閉
じている時の系の応答周波数はゲイン交点周波数ｆｎで
決まる。今、高周波の入力信号に異常が発生し、これに
起因して位相比較器１の出力が零になると、この期間は
等価的にループが切断されたこととなる。この際には位
相異常検出器５２は不要となる。開ループ時の系の共振
は、共振回路５３のｆ0になるから、共振回路５３の出
力は入力信号の変動成分周波数と丁度一致して変化す
る。従って、共振回路５３の出力は（図７）と同様の変
化をし、電圧制御型発振器３の出力はほとんど傷がない
場合と同じように変化する。
【００１４】（図３）は、本発明の他の実施例を示すブ
ロック図である。この（図３）において、（図１）で説
明したものと同様のものは同一の符号を付している。
（図３）においては（図２）に示した特性の共振回路５
３の代わりに、縦続接続した１次のローパスフィルタ６
１とバンドパスフィルタ６２からなる共振回路５３’を
用いている。（図４）の曲線８１が１次のローパスフィ
ルタ６１の特性であり、曲線８２が２次の共振回路の特
性である。この２次のバンドパスフィルタの共振周波数
を入力信号の変動成分の周波数に合わせておくと、ほぼ
（図２）の場合と同様の動作をする。
ロック図である。この（図３）において、（図１）で説
明したものと同様のものは同一の符号を付している。
（図３）においては（図２）に示した特性の共振回路５
３の代わりに、縦続接続した１次のローパスフィルタ６
１とバンドパスフィルタ６２からなる共振回路５３’を
用いている。（図４）の曲線８１が１次のローパスフィ
ルタ６１の特性であり、曲線８２が２次の共振回路の特
性である。この２次のバンドパスフィルタの共振周波数
を入力信号の変動成分の周波数に合わせておくと、ほぼ
（図２）の場合と同様の動作をする。
【００１５】
【発明の効果】以上のように本発明によれば、非常に簡
単な構成で、入力信号に異常が発生しかつ位相比較器か
らの出力が得られない異常時にも、入力成分の変動に極
めて正確に発振周波数を入力信号の変動周波数成分に追
随させることができる。
単な構成で、入力信号に異常が発生しかつ位相比較器か
らの出力が得られない異常時にも、入力成分の変動に極
めて正確に発振周波数を入力信号の変動周波数成分に追
随させることができる。
【図１】本発明の第１の実施例のブロック図
【図２】本発明の第１の実施例に係る共振回路の利得対
周波数特性図
周波数特性図
【図３】本発明の第２の実施例のブロック図
【図４】本発明の第２の実施例に係る共振回路の利得対
周波数特性図
周波数特性図
【図５】従来のＰＬＬ回路の一例を示すブロック図
【図６】従来のＰＬＬ回路の増幅度対周波数特性図
【図７】（図５）のＰＬＬ回路の動作説明図
１ 位相比較器 ３ 電圧制御型発振器 ５３、５３’ 共振回路 ６１ ローパスフィルタ ６２ バンドパスフィルタ
Claims (1)
- 【請求項１】入力信号と出力信号の位相を比較する位相
比較器と、共振周波数が入力周波数の変動成分周波数と
ほぼ一致した共振をもつローパスフィルタと、前記ロー
パスフィルタの出力に応じて発振周波数が制御される発
振器とを具備したことを特徴とする位相ロックループ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4109454A JPH0738584B2 (ja) | 1992-04-28 | 1992-04-28 | 位相ロックループ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4109454A JPH0738584B2 (ja) | 1992-04-28 | 1992-04-28 | 位相ロックループ回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57177207A Division JPS5966229A (ja) | 1982-10-07 | 1982-10-07 | 位相ロツクル−プ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05183433A true JPH05183433A (ja) | 1993-07-23 |
| JPH0738584B2 JPH0738584B2 (ja) | 1995-04-26 |
Family
ID=14510649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4109454A Expired - Lifetime JPH0738584B2 (ja) | 1992-04-28 | 1992-04-28 | 位相ロックループ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738584B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100502461B1 (ko) * | 1996-11-29 | 2005-10-25 | 소니 가부시끼 가이샤 | 위상동기루프회로및이것이내장된재생장치 |
-
1992
- 1992-04-28 JP JP4109454A patent/JPH0738584B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100502461B1 (ko) * | 1996-11-29 | 2005-10-25 | 소니 가부시끼 가이샤 | 위상동기루프회로및이것이내장된재생장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0738584B2 (ja) | 1995-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE41235E1 (en) | Phase locked loop circuit | |
| US6542041B2 (en) | Phase locked loop for stable clock generation in applications of wide band channel clock recovery and operation method thereof | |
| JPH02244820A (ja) | Ｐｌｌ回路 | |
| US6456165B1 (en) | Phase error control for phase-locked loops | |
| JP2003133949A (ja) | Ｐｌｌ回路 | |
| GB2426641A (en) | Multiple phase locked loop (PLL) arrangement for reproduction of a clock signal | |
| US6933793B2 (en) | Method of overtone selection and level control in an integrated circuit CMOS negative resistance oscillator to achieve low jitter | |
| JPH05183433A (ja) | 位相ロックループ回路 | |
| JPH0863893A (ja) | クロック発生装置 | |
| JP2944530B2 (ja) | 位相同期発振器 | |
| JPH0459809B2 (ja) | ||
| US6114889A (en) | Phase locked loop for recovering clock | |
| JP2643766B2 (ja) | Ｐｌｌ回路 | |
| JP4126782B2 (ja) | 位相同期回路及びこれを具備した電子機器 | |
| JPH08228206A (ja) | セルラー方式送信器用データ変調システム | |
| JPH04343524A (ja) | Ｐｌｌ回路 | |
| JP2876602B2 (ja) | デジタルディスク再生装置の同期検出装置 | |
| JPH05145413A (ja) | 位相同期回路 | |
| JPS60220627A (ja) | 位相同期回路 | |
| JPH09326695A (ja) | 周波数シンセサイザ | |
| JPS63204906A (ja) | 異常ロツク検出回路 | |
| JPS58127433A (ja) | 位相同期回路 | |
| JPH02123566A (ja) | クロック抽出回路 | |
| JPH04274617A (ja) | Ｐｌｌ回路 | |
| JPS5966228A (ja) | 位相ロツクル−プ回路 |