JPH0411827B2 - - Google Patents

Info

Publication number
JPH0411827B2
JPH0411827B2 JP56216067A JP21606781A JPH0411827B2 JP H0411827 B2 JPH0411827 B2 JP H0411827B2 JP 56216067 A JP56216067 A JP 56216067A JP 21606781 A JP21606781 A JP 21606781A JP H0411827 B2 JPH0411827 B2 JP H0411827B2
Authority
JP
Japan
Prior art keywords
data
sampling
octave
input
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56216067A
Other languages
English (en)
Other versions
JPS57133500A (en
Inventor
Aachibarudo Howaito Sutanri
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Boeing North American Inc
Original Assignee
Rockwell International Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rockwell International Corp filed Critical Rockwell International Corp
Publication of JPS57133500A publication Critical patent/JPS57133500A/ja
Publication of JPH0411827B2 publication Critical patent/JPH0411827B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/16Spectrum analysis; Fourier analysis
    • G01R23/175Spectrum analysis; Fourier analysis by delay means, e.g. tapped delay lines

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Measuring Frequencies, Analyzing Spectra (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Description

【発明の詳細な説明】
この発明は、シングルオクターブデータ処理装
置によるマルチオクターブデータの処理を可能と
するための、サンプリングデータを周波数多重化
および時間多重化するための手段に関する。 信号のパターン整合および波形認識を含む信号
処理の現在の技術状況においては、音声指令に応
答する指令および制御システムを導入することが
可能になつてきている。このような音声指令は、
もちろん、不明瞭さを避けるためかつ指令および
制御システムのメモリレパートリーおよび他の構
造上の制限の要求を満たすため、数が制限される
べきであり、かつその表現も高度に様式化される
べきである。したがつて、予め選択された言語の
限られたシーケンスを指令/制御論理状態に変換
する音声認識装置は、ある応用の戦略的状況また
はある分野において役立ちかつ適切となるために
は、確実にかつ十分な速度を持つて認識または分
類機能を果たす必要がある。 このような技術の実際の応用においてさらに考
慮すべき事柄は、このような音声認識および言語
分類を実現するために必要とされる機械化(実
施)における費用および複雑さである。音声認識
および言語分類機能の1つの重要な問題は、音声
指令または命令メツセージを表わす音声パターン
のスペクトル分析である。このスペクトル分析か
ら、指令/制御レパートリーのある要素のキーワ
ードが取出される。このようなスペクトル分析
は、高速フーリエ変換(FFT)分析器により実
行することができる。このような高速フーリエ変
換器の1つには、「単純化されたFFTバタフライ
演算装置(SIMPLIFIED FFT BUTTERFLY
ARITHMETIC UNIT)」として1979年11月8
日に出願された本願出願人の同時係属中のアメリ
カ合衆国特許出願連続番号第092387号に記載され
ているものがある。必要とされるFFT装置の大
きさは、通常、対象となる帯域幅またはオクター
ブ数および必要とされる分解能すなわちスペクト
ル線数により決定される。前述の本願出願人の同
時係属中の特許出願においては、このようなスペ
クトル分析を達成する効率のよい装置が開示され
ている。しかしながらデータ処理帯域幅またはデ
ータ分解能を犠牲にすることなくより効率的でか
つより帯域幅の小さい装置が要望されている。 この発明に従つて、複数のオクターブを包含す
る帯域に対する過度のデータ処理構成上の要求を
避けるために、共通の1個のシングルオクターブ
サンプルデータ処理装置を用いて、マルチオクタ
ーブ処理を行なうことができる効率のよい多重化
手段が提供される。 この発明の好ましい実施例においては、シング
ルオクターブ処理装置との協働のために、サンプ
リングされたデータの遅延コード化に対応するサ
ンプリングデータを累進的に遅延するための手段
と、関連の低オクターブに対応する累進的に低減
されたデータサンプリング速度で累進的に遅延さ
れた遅延コード化されたデータをサンプルする時
間多重化手段とが提供される。 出力多重化手段は、シングルオクターブ処理装
置に応動するとともに多重化サンプリング時間多
重化手段に調和して動作するが、関連のオクター
ブごとにシングルオクターブ処理装置からのサン
プル出力を分類する。 上述の装置の通常の動作においては、サンプル
データの一連の低オクターブは、連続的に低下す
るサンプル速度でデシメート(間引き)またはサ
ンプルされかつ遅延コード化され、これにより関
連の全オクターブに対するサンプルデータは時間
的にイクタリーブされる。遅延コード化されデシ
メートされたデータの各組は、シングルオクター
ブデータ処理装置(すなわち、FFT分析器また
は他の種類の処理装置)により同様にデシメート
されたデータ速度で処理される。このデータ処理
装置におけるデシメートされたデータ速度は、共
通の1個のシングルオクターブ処理装置の帯域幅
またはオクターブへの周波数変換に相当する。こ
の構成により、関連の任意のオクターブ数に相当
するある帯域幅は、1オクターブだけの1個の共
通の処理装置によつて処理される。この結果、こ
のような配置を用いる機械化すなわち実際の装置
が経済的なものとなる。 それゆえに、帯域幅が2以上のオクターブに相
当するサプリングデータを処理するより効率的な
手段を提供することがこの発明の1つの目的であ
る。 他の目的は、シングルオクターブデータ処理装
置を用いてマルチオクターブ処理を行なうことが
できるようにするための多重化手段を提供するこ
とである。 この発明の上述の目的および他の目的は、添付
の図面を参照して行なわれる以下の説明から明ら
かとなろう。 [発明の実施例] 第1図には、複数のシングルオクターブ信号処
理装置(シングルオクターブ処理装置)を用いて
マルチオクターブ信号処理を行なうシステムが図
解されている。この第1図のシステムは、この発
明の装置により置換えられるべき種類の装置を表
わしている。サンプリング速度または周波数1/
Tに相当するサンプリング周期Tを有するデータ
サンプラー10が設けられる。この周波数1/T
は、関連のデータスペクトル限界または上部(上
限)周波数ωuの少なくも2倍の高さを備える。
カツトオフ周波数ωu<πTを有する反エイリアチ
ング(anti−aliasing)ローパスフイルタ11が、
周知のナイキスト基準に従つてサンプリング周波
数の影響を避けるために、データサンプラー10
と直列に設けられる。帯域幅が制限されたシング
ルオクターブ信号処理装置12が、サンプルされ
たデータの制限された帯域幅部分(1/2ωuから
ωu)の処理のためにサンプラ10に接続される。
この信号距離装置12における制限帯域幅部分
は、関連の最高または上位オクターブに相当す
る。 サンプルされたデータの連続的な低オクターブ
は、第1図に示されているように、一連のシング
ルオクターブ信号処理装置により同時に処理され
る。たとえば、各々一連の低オクターブ各々に対
して設計された一連のシングルオクターブ信号処
理装置を並列に接続することにより、信号処理の
任意のオクターブ領域をカバーすることができ
る。しかしながら、このような方式では、複数の
シングルオクターブ信号処理装置に対し単一の共
通設計を利用するという技術上の経済性が得られ
ない。第1図に対するより好ましい装置は、複数
のシングルオクターブ信号処理装置に対し単一の
共通設計の適用を含むであろう。第1図のための
より好ましい装置では、各シングルオクターブ処
理装置に対し単一の共通設計が用いられるであろ
う。たとえば、信号処理装置のクロツク速度およ
びデータサンプリング速度の両者を同様に減速す
ることにより、上位オクターブ(1/2ωu−ωu
の信号処理装置12に用いられたものと同一のシ
ングルオクターブ処理装置の設計を次の低オクタ
ーブ(1/4ωu−1/2ωu)の処理用のシングル
オクターブ処理装置に用いることができる。した
がつて、信号処理装置112においてクロツク速
度を半減することは、シングルオクターブ信号処
理装置112が作用する対応のオクターブへ周波
数変換するように機能する。すなわちある離散時
間(discrete−time)データ処理装置の設計にお
いて、処理されるデータスペクトルサンプルωと
サンプリング周期Tとの積は定数ωT=Kを表わ
す。サンプリング速度およびデータ処理装置のク
ロツク速度の周期Tが(クロツク速度の低減に対
応して)増加するに従つて、サンプリングされた
データに対する処理スペクトル線ωは、より高い
クロツク速度で処理されたスペクトル線に関して
逆比例的に周波数変換されしたがつて周波数が低
減されたものを表わす。対応して低減されたコー
ナー周波数(ωc=1/2ωu)を有するさらに別の
非エイリアシング(non−aliasing)フイルタ1
11もまた必要とされる。 次の低オクターブは、データ処理装置12およ
び112と同様の処理装置212および続いてさ
らに長くされたサンプリングおよびクロツク周期
(2KT)対応の低コーナー周波数(2-Kωu)を備
える反エイリアシングフイルタ211を用いて処
理される。デイジタルフイルタまたは他のデイジ
タルデータ処理装置の帯域幅応答を、そのフイー
ドバツククロツク速度を変化させることにより変
化させることは、たとえば、「デイジタルローパ
スフイルタ(DIGITAL LOW PASS
FILTER)」に対してR.M.GoldenおよびS.A.
Whiteに発行されたアメリカ合衆国特許第
3639739号において述べられている。 複数のシングルオクターブ処理装置によるサン
プリングデータのマルチオクターブ処理の別の構
成が、第2図および第3図のそれぞれに示され
る。第2図および第3図の構成は、フイルタとサ
ンプラーと処理装置とからなる一連のタンデム
(直列)の組が先行の組のサンプラーの出力に接
続されている点が第1図の構成と異なつている。
例えば、サンプラー10、フイルタ11および処
理装置12からなる第1の組により処理される第
1のかつ最高のオクターブの次の低オクターブに
対するフイルタ111、サンプラー110および
処理装置112からなる第2のタンデムの組が、
第1のサンプラー10の出力に接続される。ま
た、同様にして、サンプラー210′、フイルタ
211′および処理装置212′の第3の組が第2
のサンプラー110の出力に接続される。 マルチオクターブ処理に関する本開示の文脈に
おいては、次のことに注目すべきである。すなわ
ち、処理対象となる関連の最高のオクターブはこ
こでは、第1のオクターブ(すなわち、第1図に
おいて、1/2ωu−ωu)として示され、次の低オ
クターブ(1/4ωu−1/2ωu)はオクターブ2
として示され、さらに、最低のオクターブはオク
ターブK+1として示される。この最低オクター
ブの上側(上限)周波数はまたは第1のオクター
ブの上側(上限)周波数ωuの2-K倍に相当する。 第1図、第2図および第3図に示すサンプラー
によつて作られた一連のオクターブの組に対する
典型的な時間歴(時間軸上で表わされるサンプル
データ系列)の組が第4図に示される。第4図に
おいて、オクターブ1に対するサンプルは一番上
のサンプルデータ系列により表わされており、こ
れは第3図に示す第1のサンプラー10の応答に
対応し、サンプル周期Tを表わす。第7図に示す
2番目のデータ系列はオクターブ2を示し、この
オクターブ2に対するサンプリングデータは第3
図の第2のサンプラー110の応答に対応し、周
期2Tを備える。第4図の上から3番目のデータ
系列により表わされるオクターブ3のサンプルデ
ータは、第3図の第3のサンプラー210′の応
答に対応して、周期4Tを備える。第4図の上か
ら4番目および5番目に示されるオクターブ4お
よび5に対するサンプルデータ系列は、それぞれ
周期8Tおよび16Tを有している。一連の低オ
クターブに対するサンプルパルスデータ列におい
て時間位相遅れが生じていることもまた観察され
るべきである。オクターブ1に対するオクターブ
2,3,4および5の遅れは、それぞれT、3
T、7Tおよび15Tである。 第1図、第2図および第3図に示す構成は、上
述のように、離散時間データ処理装置12,11
2および212に対し共通設計を用いることので
きる手法を明らかにしている。しかしながら、こ
のようなサンプルデータの複数のオクターブ(マ
ルチオクターブ)の処理のための装置において
は、オクターブ数と同様の数のデータサンプラー
および反エイリアシングフイルタが必要とされ、
かつさらに加えて複数のシングルオクターブデー
タ処理装置が必要とされる。たとえばデジタルフ
イルタを含むデジタル信号処理装置における高価
な要素の1つは、第5図に示すようなフイルタ装
置において利得調整要素とし使用されるデジタル
乗算器である。 第5図を参照すると、先行技術において一般に
用いられる形式の二次のデジタルフイルタの典型
的な構成がブロツク図の形で示される。この第5
図に示すフイルタは、たとえば、第1図の反エイ
リアシングフイルタとして用いられる。このよう
なフイルタ装置は、第5図に見られるように、2
つのデジタル結合器13および14と、2つの1
ワード(1サンプリング周期)遅延要素15およ
び15′と、5個の利得調整乗算器M1−M5を
備える。したがつてこのようなデジタルフイルタ
装置を用いる構成では、マルチオクターブを処理
するための装置が高価なものとなる。 この発明の概念に従えば、第4図において示さ
れているような異なるオクターブに対するサンプ
ルデータの組の間に生じている遅れは、遅延コー
ド化、時間多重化および周波数多重化技術におい
て利用されるものである。この遅延コード化多重
化技術により、ただ1個の共通のシングルオクタ
ーブ処理装置および1つの付加的な反エイリアシ
ングフイルタが、サプリングデータのマルチオク
ターブ領域を処理するために必要とされる。この
ような方式を実現するための構成が第6図に概念
的に示される。 第6図を参照すると、この発明の概念を具体化
するデジタルデータ処理システムが図解される。
第6図において第4図における一連の低オクター
ブ各々に対する別々のデータサンプリング速度
は、シングルオクターブ処理装置において時間多
重化を提供するように遅延コード化されかつイン
タリーブされる。また、このとき一連のオクター
ブに対して処理装置のクロツク速度の低減を対応
して行ない、この低減されたクロツク速度により
一連のデータサンプル速度を与え、これにより各
低オクターブデータを帯域幅の制限された(すな
わちシングルオクターブ)処理装置の帯域幅内に
まで周波数多重化する構成を実現する。 このマルチオクターブ処理システムは、マルチ
ステージ遅延装置44Aおよびローパス帰還フイ
ルタ411と協働する入力時間マルチプレクサ4
10Aを備える。マルチステージ遅延装置44A
は、タツプ付き遅延線またはクロツクされたレジ
スタ(クロツクドレジスタ)から構成されてお
り、マルチステージは出力タツプまたはレジスタ
に対応する。以下の説明においては、マルチステ
ージ遅延装置44Aは単に、遅延レジスタと称
す。第6図においては簡単な一次のフイルタがロ
ーパス帰還フイルタ411として示されている
が、このようなフイルタに限定されるものではな
く他の構成のフイルタがローパス帰還フイルタ4
11として用いられてもよい。これらの3つの装
置は、ローパス帰還フイルタ411を通してデー
タパルス系列が連続的に通過するときに、次の低
オクターブにより連続的にデータがデシメートさ
れるように協働する。このようなローパス帰還フ
イルタ411は、(デシメートされた)データの
一連のローパス帰還フイルタ411の通過に対し
てコーナー(カツトオフ)周波数(2-Kωu)で反
エイリアシングフイルタとして働く。各パス(通
過)は関連の次の(N=K+1の)オクターブに
対応する。サンプルデータの一連のフイードバツ
ク通過の時間遅延コード化は、タツプ付き遅延線
またはクロツクされたレジスタからなる遅延レジ
スタ44Aとマルチプレクススイツチ(入力時間
マルチプレクサ以下、MUXと称す)410Aの
操作の予め選択されたシーケンスとの協働によつ
て、デコーダ43の制御の下に、クロツクされた
カウンタ(クロツクドカウンタ)42に応答して
行なわれる。MUX410Aの予め選択された動
作シーケンスは、第7図に示すように、第3図の
一連のサンプラー10,110および210′の
機能に相当する遅延コード化されたデータのサン
プリングおよび不要なサンプルデータデシメーシ
ヨンを実現する。 第7図を参照すると、第6図に示す多重化装置
の種々の構成要素の応答の時間歴の一群が図解さ
れるのが見られる。オクターブ1の名称を付けら
れた時間歴は、周期TでのMUX410Aによる
入力ライン1のサンプリングを表わしている。オ
クターブ2の名称を付けらてたデータ系列は、
MUX410Aのライン2および遅延レジスタ4
4Aに与えられた入力を表わしている。このオク
ターブ2のデータ系列は、たとえばオクターブ1
のデータが与えられる入力ライン1からMUX4
10Aおよびローパス帰還フイルタ411を通し
てMUX410Aのライン2まで進行する間に
(1/2)Tだけ単純に遅延されたオクターブ1のデ
ータ系列に類似しているのが見られる。言換える
と、MUX410Aは、デコーダ43によつて、
周期Tの各繰り返し期間において、ライン1を周
期Tの前半期間(第1の期間)またはその一部分
の間ターンオンし、ライン2を周期Tの後半期間
または残りの一部分(第2の期間)の間ターンオ
ンするように制御される。デシメートされたデー
タパルス列のこれらのターンオンされたまたは切
換えられたデータパルスは、第7図において黒塗
りされた部分で示されている。このようにして、
(1/2)Tだけ遅延された周期Tを有するオクター
ブ2のデータパルス列は、周期2Tのパルス列に
デシメートされ、多重化処理装置412を通過す
る前に、オクターブ1の周期Tのパルス列とイン
タリーブされる。 第7図においてオクターブ1として示されてい
る周期Tを有する入力データパルス列は、ローパ
ス帰還フイルタ411を通過することにより1/2
Tだけ遅延されて第7図においてオクターブ2と
して示されるデータパルス系列となる。このロー
パス帰還フイルタ411の出力は遅延レジスタ4
4Aを通過する。遅延レジスタ44Aは、タツプ
または予め選択的に遅延された出力を備える。こ
の遅延レジスタ44Aの各出力は、周期Tの予め
選択された、累進的な倍数を表わしており、第1
のタツプ(出力)は遅延Tを、第2のタツプは遅
延3Tを、第4のタツプは遅延7Tを与える。こ
の遅延レジスタ44Aの各タツプの出力は、第6
図に示すMUX410Aの対応の入力へ与えられ
る。すなわち遅延0はMUX410Aの入力ライ
ン2に対応し、遅延1T、3Tおよび7Tは、そ
れぞれ、MUX410Aの入力ライン3,4およ
び5に対応する。 第6図に示す遅延レジスタ44Aの第1のタツ
プ(1Tの遅延)に生じる遅延パルス列は、第7
図においてオクターブ3の名称を付けられたデー
タ系列に対応するが、デコーダ43の制御の下
に、遅延された第1のパルスから始まつて4番目
のパルスごとにMUX410Aによりサンプルさ
れる。オクターブ3のパルス列のこのようにサン
プリングされたデータパルスは、第7図において
黒塗りされた部分で示されている。すなわち、
MUX410Aは、デコーダ43によりライン2
においてオクターブ2のパルスのサンプルされな
いパルスのうち1つおきの非サンプルパルスが生
じているときに第6図に示すライン3をターンオ
ンするように制御される。これにより、遅延され
たパルス列は、周期4Tを有するオクターブ3の
パルス列にさらにデシメートされ、かつ周期Tお
よび2Tのパルス列とインタリーブされる。この
ようなオクターブ3のパルスのサンプリング時間
が、オクターブ1およびオクターブ2の両方のパ
ルス列において同時に生じる非サンプリング時間
に対応していることもまた第7図から理解され
る。すなわち低オクターブに対応するデータパル
スは、その上位のオクターブのデータパルスがい
ずれもサンプルされない時刻においてサンプルさ
れる。 入力データパルス列が遅延レジスタ44Aの第
2のタツプ出力(遅延3T)まで進むと、このデ
ータ出力は第7図に示すオクターブ4の名称を付
けられたデータ系列に対応する。この遅延レジス
タ44Aの第2のタツプ出力は、MUX410A
により、遅延された第1のパルスから始まつて第
3番目のパルスごとにサンプリングされる。オク
ターブ4のパルス列の上述の方式に従つてサンプ
ルされたパルスは第7図において黒塗りされたパ
ルスで示されている。すなわち、MUX410A
は、先行のパルス列(すなわちオクターブ1,2
および3)のすべてがサンプルされない非サンプ
ルパルスタイミングが同時に生じているときにラ
イン4(第6図参照)をターンオンするようにデ
コーダ43により制御される。このようにして、
遅延パルス列は周期8Tを有するオクターブ4の
パルス列にさらにデシメートされ、かつ周期Tの
オクターブ1、周期2Tのオクターブ2および周
期4Tのオクターブ3のパルス列とインタリーブ
される。 出力データパルス列が遅延レジスタ44Aの第
3のタツプ出力(遅延7T)にまで到達すると、
この第3のタツプ出力は第7図に示すオクターブ
5の名称を付けられたデータ系列に対応する。こ
の第3のタツプ出力は、MUX410Aにより遅
延されたその第1のパルスから始まつて第16番目
のパルスごとにサンプルされる。このオクターブ
5のパルス列のMUX410Aでサンプルされた
パルスは第7図において黒塗りされたパルスで示
される。すなわち、MUX410Aは、先行のパ
ルス列(すなわち、オクターブ1,2,3および
4)のすべてに対する非サンプリングパルス時間
が同時に生じている間に、第6図に示すライン5
をターンオンすなわちスイツチする。このように
して、遅延パルス列は、周期16Tを有するオク
ターブ5のパルス列にさらにデシメートされかつ
周期Tのオクターブ1、周期2Tのオクターブ
2、周期4Tのオクターブ3および周期8Tのオ
クターブ4のパルス列とインタリーブされる。上
述の説明から、遅延コード化された一連の各オク
ターブの半減されたサンプリング速度は、先行す
るオクターブのパルス列の間引かれたまたはサン
プルされないパルスが同時に発生するときに生じ
ることは明らかである。 デコーダ43の論理はまた、第7図をさらに検
討することにより理解される。第7図に示す関連
の典型的な5オクターブに対して、第6図のカウ
ンタ42の応答が第7図において周期16Tを持
つものとして図示されている。また、第6図の
MUX410Aの応答は、各サンプル期間T内に
おいてセツトSとリセツトRモードを有するもの
として示されている。MUX410Aは、セツト
モードの期間中第6図に示すライン1をサンプル
またはターンオンし、かつリセツトまたはRモー
ドの期間中、第6図に示すライン2−5のうちの
予め選択された1つのラインをサンプリングす
る。ライン2−5に対するサンプリングのシーケ
ンスは、第7図によつてデコードリセツトR系列
において数字で表わされたシーケンスにより示さ
れている。このシーケンスは、各期間の後半部分
の間、サンプルされたすなわち黒塗りされた部分
のパルスが示されている対応のオクターブを注目
することにより理解される。たとえば、第7図に
おいて時間t=1の後半において、オクターブ2
の系列において黒塗りされたパルスが生じてお
り、したがつて、デコードリセツトRに対するそ
の時点に対してはコード2が識別される。時間t
=2の後半においては、オクターブ3の系列にお
いて黒塗りされたパルスが図示されており、デコ
ードリセツトRに対する対応の時点でコード3が
識別される。時間t=3に対してリセツトコード
は2であり、時間t=4に対してはリセツトコー
ドは4である。MUXリセツトコード(すなわ
ち、デコードリセツトR)が第7図においてt=
16までの周期的な時間に対し図示されている。こ
の時間t=16に対してはデコードリセツトRのシ
ーケンスにおいてコード2−5のいずれも表示さ
れていない。このような周期的なタイムスロツト
は、図示された4つの典型的なオクターブ以外の
オクターブのためのシーケンスを使用するために
保存される。 MUX410A、デコーダ43および遅延レジ
スタ44Aが協働して、第6図の構成において、
一連の低オクターブ各々に対応する一連の遅延コ
ード化されたサンプルデータの一連のデシメーシ
ヨンを与えると同時に、このようなマルチオクタ
ーブデータのインターリービングすなわち時間多
重化をもまた与えることは理解されるであろう。 処理装置412および反エイリアシングフイル
タ(ローパス帰還フイルタ)411の各々に同様
の多重化方式を適用することにより、マルチオク
ターブ処理は、1つのシングルオクターブ処理装
置および1つの追加的な反エイリアシングフイル
タのみを用いて達成される。 第6図に示す多重化されたシングルオクターブ
処理装置412および多重化されたローパス帰還
フイルタ411の各々における多重化装置は、通
常のデジタル処理装置におけるZ-1遅延要素各々
の代わりに第8図に示すような多重化された遅延
装置を用いている。たとえば、第5図の反エイリ
アシングローパスフイルタの典型例において、1
ワード遅延要素15および15′の代わりに、多
重化された遅延要素115Aおよび115B
(各々第8図に示す要素に対応する)を用いるこ
とにより、第8図に示す装置が得られる。 第8図に示す装置においてこのような置換えら
れた多重遅延要素は、データをデシメートしかつ
時間位相コード化(遅延コード化)するように機
能し、これにより、あるオクターブに対する入力
データは結合器13および14において、遅延さ
れかつ同様にデシメートされた対応のオクターブ
の先行のサンプルと結合され処理される。すなわ
ち、第6図および第8図における多重化されたロ
ーパス帰還フイルタ411は、低周波数のオクタ
ーブに対しては低いデシメートされたクロツク速
度で、また、高周波数のオクターブに対しては高
いクロツク速度で動作し(ωT=K)、これによ
り制限された帯域幅の単一のフイルタが各オクタ
ーブを同様に等しく処理し、かつさらにこれらの
複数のオクターブの各データをインタリーブしま
た時間多重化する。 しかしながら、第6図に示す多重化構成のロー
パス帰還フイルタ411において用いられている
マルチプレクススイツチすなわちMUX410C
は、第7図においてデコードSおよびRとして示
されるような2状態の“セツト”および“リセツ
ト”の機能を果すものではないということは第8
図から理解されるべきである。このMUX410
Cは、デシメーシヨンおよび第7図における“リ
セツト”機能Rに対して記載されたインタリービ
ングスイツチングシーケンスのみを実行する。す
なわち、MUX410Cは、オクターブ2,3,
4,5などのみをフイルタするが、オクターブ1
のデータは出力、処理、またはフイルタしない。
このような構造上の差異は、第8図に示すMUX
410Cに対して入力ライン1が設けられていな
いことにより注目される。したがつて、別の反エ
イリアシングローパスフイルタ11が、第6図に
示すMUX410Aへ入力するライン1の入力部
に設けられている。 第6図に示す多重化されたシングルオクターブ
処理装置412は、MUX410Aからいくつか
の連続的なオクターブに対するインタリーブされ
たオクターブデータのサンプルデータからなる入
力データ列に応答して、インタリーブされた一連
のオクターブに対するインタリーブされかつ処理
されたデータサンプルの出力を与える。これらの
インタリーブされた出力サンプルデータ列は、次
いで出力DEMUX(デマルチプレクサ)410B
によつて、オクターブ数と同じ数のデータの組に
分離される。出力DEMUX410Bの構成は、
入力部に設けられているMUX410Aのそれと
概念的に同一である。入力部に設けられたMUX
410Aは入力をマルチプレクスし、出力部に設
けられたDEMUX410Bは出力をマルチプレ
クスすなわち入力をデマルチプレクスする。出力
DEMUX410Bは、第6図においては単に
MUXとして示されているが、与えられた入力デ
ータ列を、デコーダ43からの同様の制御入力
(MUX410Aへ与えられる制御入力と同様の
制御入力)を用いて、各オクターブに対応して適
当な出力端子にその入力を選択的に係合する。こ
れにより、各オクターブに関するインタリーブさ
れたデータは各オクターブごとに分類される。サ
ンプルデータ処理の技術において十分理解されて
いるように、遅延要素44Bを処理装置412の
信号通過時における処理遅れにタイミングを合せ
るためにかつDEMUX410Bの動作を処理装
置412の遅延出力に対しより注意深く同期をさ
せるために、デコーダ43とDEMUX410B
の制御入力との間に挿入してもよい。処理装置4
12は、関連の一連の低オクターブのインタリー
ブされかつデシメートされたデータはもちろん、
オクターブ1のデータをも処理するように意図さ
れている。したがつて、この多重化されたシング
ルオクターブ処理装置412に用いられるMUX
要素は、第7図に示すリセツトRモードのデシメ
ーシヨンシーケンスに加えて、第7図のSおよび
Rで示される“セツト/リセツト”機能をも併せ
て提供する点でMUX410Aと同様である。こ
の処理装置412に用いられるMUX要素は、各
オクターブデータを各オクターブごとに処理する
ために必要とされるものである。 これまで、予め選択的にシーケンシヤルに時間
位相(遅延)コード化された入力マルチプレクス
スイツチ(MUX410A)と協働している多重
化されたフイードバツク反エイリアシングフイル
タ(ローパス帰還フイルタ)により、5つの連続
的オクターブのデータを時間および周波数多重化
する構成が述べられてきた。このような動作は、
表1Aおよび1Bに記載されているシーケンスお
よび遅延コードに従つている。
【表】
【表】 この発明の概念は、5つの連続的なオクターブ
のみの処理に制限されるものではない。遅延コー
ドは、ある複数のオクターブに対して構成される
ものとして以下のような示すことができる。一般
的に、サンプル周期Tに対する遅延コードDT=
τは、下記の関係によりオクターブ番号nに関係
付けられる。 D=2n-2−1 処理される任意のオクターブ数に対するサンプ
リングシーケンスは、表1から下記を注意するこ
とにより演繹されるであろう。 1 中央の数は処理されるオクターブ数に等しい
(すなわち、縦配列において算術的に増加して
いる:表1B参照) 2 1が各横配列において1つおきに生じる(表
1B参照)。 3 各数字か縦配列において生じる(繰り返され
る)。(表1B参照)。 4 より重要なのは、処理されるオクターブのあ
る数Nに対する行または横配列またはシーケス
S(N)は3つの部分で表わされることである。
この3つの部分は、先行の行(表1Bにおける
1行上の横配列)またはシーケンスS(N−
1)、オクターブ数(N)および先行のライン
またはシーケンスS(N−1)の繰り返しを備
える。ここで、S(1)=1である。 これまでの説明においては、マルチオクターブ
帯域幅を有するサンプルデータのスペクトル処理
のための改善されたデジタル処理手法が述べられ
てきた。この改善は、インタリービングのための
時間遅延コード化およびサンプルされたデータの
予め選択されたデシメーシヨンおよび異なつたオ
クターブに対しシーケンシヤルに周波数多重化す
るデータサンプリングを含む。 処理装置412は、クロツク信号に従つてサン
プリングされたデータ系列を処理しているため、
離散時間データ処理装置の構成を備えることは当
然であろう。 この発明が詳細に記述され図解されてきたが、
これは単なる例示としてのみであり、制限として
ではないことは明確に理解されるべきである。こ
の発明の精神および範囲は前掲の特許請求の範囲
の記載によつてのみ制限される。
【図面の簡単な説明】
第1図、第2図および第3図は、複数のシング
ルオクターブ処理装置を使用するマルチオクター
ブデータ処理装置の従来例を示す図である。第4
図は第3図に示すサンプラーの応答を表わす一群
の時間歴を示す図である。第5図は、典型的な従
来のローパスフイルタブロツク図である。第6図
は、この発明の一実施例の構成を示すブロツク図
である。第7図は第6図の構成に含まれるいくつ
かの構成要素の応答を表わす一群の時間歴を示す
図である。第8図は第6図において用いられる多
重化されたローパス帰還フイルタの典型的な実施
例を示すブロツク図である。 図において、10はデータサンプラー、11は
反エイリアシングローパスフイルタ、12は信号
処理装置、13,14はデジタル結合器、15,
15′は1ワード遅延要素、M1−M5は利得調
整乗算器、410Aは入力時間マルチプレクサ
(MUX)、410Bは出力時間マルチプレクサ
(DEMUX)、410Cはマルチプレクサスイツ
チ、44Aはマルチステージ遅延レジスタ、41
1はローパス帰還フイルタ、42はカウンタ、4
3はデコーダ、412は多重化されたシングルオ
クターブ処理装置、115A,115Bは多重化
遅延要素、44Cは遅延レジスタ、44Bは遅延
要素である。図において、同様の参照符号は同様
の部分を示す。

Claims (1)

  1. 【特許請求の範囲】 1 周波数0から上限周波数21-nFmaxの広がり
    を持つスペクトルを有する信号の上半分の帯域を
    処理するシングルオクターブ処理装置を用いてN
    オクターブのサンプリング入力データの多重オク
    ターブ処理を行なうための多重化装置であつて、
    ここで、nは1、2、3、…Nのいずれかの整数
    であり、かつFmaxは入力されるサンプリングデ
    ータの最大上限周波数を示し、かつN番目のオク
    ターブは処理されるオクターブのうちの最低オク
    ターブを示し、 多重化されたサンプリングデータを累進的に遅
    延させて別々の遅延サンプリングデータ信号出力
    部に遅延コード化されたデータを出力するための
    手段、前記遅延サンプリングデータ出力部の各々
    は、各オクターブに対応し、かつ各遅延サンプリ
    ングデータ信号出力部の各々が、異なるオクター
    ブに対応し、かつ各前記遅延サンプリングデータ
    信号出力部の出力は、予め各々に対応して定めら
    れた遅延時間τnだけ遅延され、 前記遅延時間τnの各々は、 τn=DnTで与えられ、 ただし、Tはサンプリング入力データのサンプ
    リング周期を示し、 Dn=2n-2−1であり、このときn“=2、3、
    4、5、…Nであり、 かつnはn=1、2、3、…Nの各値に対して
    それぞれの遅延サンプリングデータが属するオク
    ターブに対応し、 各サンプリング期間Tの第1の期間、多重入力
    ライン1に印加されるサンプリング入力データに
    応答して前記サンプリング入力データを出力し、
    かつ前記サンプリング期間Tのそれぞれの第2の
    期間の間前記遅延サンプリングデータ信号出力部
    の各々を1つずつ予め定められたシーケンスで周
    期的にサンプリングして前記多重化されたサンプ
    リングデータを生成する入力多重化手段、 前記遅延サンプリングデータ信号出力部の出力
    は予め定められたシーケンスに従つて前記多重化
    手段により選択され、前記予め定められたシーケ
    ンスの各々は前記遅延サンプリングデータの各々
    に対するサンプリング速度を設定し、かつ 前記多重化されたサンプリングデータ列は、前
    記シングルオクターブ処理装置による処理に適し
    た、複数のオクターブに対応するインタリーブさ
    れたサプルデータ列から構成されるように前記サ
    ンプリング速度は各オクターブに対応している、
    多重化装置。 2 前記予め定められたシーケンスはS(N−
    1)、N、S(N−1)のシーケンスで与えられ、
    ただし、S(1)は前記多重入力ライン1のデー
    タを示し、S(N−1)は(N−1)オクターブ
    の成分に対する入力サンプリングデータ列を規定
    し、かつS(1)=1である、特許請求の範囲第1
    項記載の多重化装置。 3 前記シングルオクターブ処理装置の出力に応
    答し、かつ前記多重化手段と協働し、前記シング
    ルオクターブ処理装置のサンプリングデータ出力
    を関連のオクターブごとに分類する出力多重化手
    段をさらに備える、特許請求の範囲第1項記載の
    多重化装置。 4 前記入力多重化手段は1個の前記シングルオ
    クターブ処理装置による5オクターブの信号処理
    を可能にし、前記サンプリング入力データは前記
    多重化入力ライン1に与えられ、 前記累進的に遅延させて出力する手段は、多重
    化入力ライン2、3、4および5の各々に対応し
    て遅延コード0、1、3および7サンプリング周
    期倍された遅延コード化を与え、 前記入力多重化手段は、シーケンス1、2、
    1、3、1、2、4、1、2、1、3、2、1、
    5、1、2、1、3、1、2、1、4、1、2、
    1、3、1、2、1に従つて前記多重化入力ライ
    ン上の信号をサンプリングし、前記シーケンスの
    1ないし5の各々は前記多重化入力ラインを示
    す、特許請求の範囲第1項記載の多重化装置。 5 前記多重化装置は1個のシングルオクターブ
    処理装置を用いた5オクターブの処理を可能に
    し、 前記サンプリング入力データは多重化入力ライ
    ン1へ与えられ、 前記累進的に遅延させて出力する手段は、多重
    化入力ライン2,3,4および5の各々に対応し
    て0、1、3および7サンプル期間(T)の遅延
    コード化を与え、 前記入力多重化手段は、各サンプリング期間T
    の前記第1の期間前記多重化入力ライン1のデー
    タをサンプリングし、かつ各サンプリング期間T
    の第2の期間の間前記多重化入力ライン2ないし
    5のうちの1つをシーケンス2、3、2、4、
    2、3、2、5、2、3、2、4、2、3、2に
    従つてサンプリングして前記インタリーブされた
    データ列を出力し、前記シーケンスの2ないし5
    は前記多重化入力ラインの各々を示す、特許請求
    の範囲第1項記載の多重化装置。 6 前記累進的に遅延されるサンプリングデータ
    は、前記サンプリング入力データに対しさらに
    T/2の遅延を受け、ここでTは前記サンプリン
    グ入力データのサンプリング周期であり、これに
    より前記第1の期間および前記第2の期間の交互
    のサンプリングが可能になる、特許請求の範囲第
    1項記載の多重化装置。 7 入力データとフイードバツクデータとを交互
    にそれぞれ予め選択されたサンプリング周期でサ
    ンプリングするためのサンプリング手段、 離散時間シングルオクターブデータ処理装置、 離散時間反エイリアシングローパスフイルタ、
    前記データ処理装置および前記ローパスフイルタ
    の各々の入力は前記サンプリング手段の出力に共
    通に接続され、 前記ローパスフイルタの出力と前記サンプリン
    グ手段のフイードバツク入力との間に介挿され、
    連続的に順次遅延コード化されかつデシメートさ
    れたサンプリングデータにより与えられるインタ
    リーブされた出力サンプル列を供給するフイード
    バツクマルチプレクサ遅延手段、前記連続的に順
    次遅延されたシーケンスは累進的に低域へ移行す
    る低オクターブの各々に対応して累進的に2倍さ
    れたサンプリング周期を有し、 前記ローパスフイルタと前記データ処理装置の
    各々は、累進的に遅延コード化されデシメートさ
    れたサンプリング速度を与えるインタリーブされ
    た出力サンプルデータ列を供給するために、前記
    フイードバツクマルチプレクス遅延手段と同様の
    マルチプレクス遅延手段を含み、連続的に遅延さ
    れたデータ列は連続的に低減へ移行する低オクタ
    ーブに対応して累進的に2倍されたサンプリング
    周期を各々有し、前記フイードバツクマルチプレ
    クサ遅延手段および前記同様のマルチプレクス遅
    延手段はすべて調和して動作し、および 前記データ処理装置の出力に応答的に結合さ
    れ、関連の相互に排他的なオクターブに対応する
    出力ラインの組のシーケンスへと、出力サンプリ
    ング値の予め選択的に遅延コード化されかつデシ
    メートされたシーケンスに従つて前記データ処理
    装置の出力を分類するマルチプレクス出力手段を
    備える、多重化されたシングルオクターブ装置。 8 両前記マルチプレクス遅延手段の各々は、与
    えられた入力に対して複数の累進的遅延を与える
    ためのクロツクドレジスタと、 前記与えられた入力と、前記クロツクドレジス
    タからの遅延された出力とを予め選択されたシー
    ケンスでサンプリングし、これにより各々が累進
    的に2倍されたサンプリング周期を有しかつ連続
    する一連の各サンプリング周期が予め選択的に遅
    延コード化された複数のデータシーケンスを達成
    する多重化スイツチング手段、および 前記多重化スイツチング手段の前記予め選択さ
    れたサンプリングシーケンスを制御するためのロ
    ジツクデコーダを備え、前記ロジツクデコーダは
    前記サンプリング周期Tを与えるクロツクをカウ
    ントするクロツクドカウンタの出力をデコード
    し、前記予め選択されたサンプリングシーケンス
    を与える、特許請求の範囲第7項記載の多重化さ
    れたシングルオクターブ装置。 9 前記多重化スイツチング手段は、前記サンプ
    リング手段を含む、特許請求の範囲第7項記載の
    多重化されたシングルオクターブ装置。 10 前記出力サンプルデータ列はS(N−1)、
    N、S(N−1)のシーケンスを有し、ここで、
    Nは入力サンプリングデータのオクターブ数を示
    し、かつS(N−1)は(N−1)オクターブに
    対するサンプルデータシーケンスを示し、かつS
    (1)=1であり、このS(1)は入力サンプリン
    グデータの最高オクターブ成分を示す、特許請求
    の範囲第7項記載の多重化されたシングルオクタ
    ーブ装置。
JP56216067A 1981-01-12 1981-12-28 Multiplexer and multiplexed single octave apparatus Granted JPS57133500A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/224,401 US4389538A (en) 1981-01-12 1981-01-12 Multiplexer for single-octave data processor

Publications (2)

Publication Number Publication Date
JPS57133500A JPS57133500A (en) 1982-08-18
JPH0411827B2 true JPH0411827B2 (ja) 1992-03-02

Family

ID=22840512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56216067A Granted JPS57133500A (en) 1981-01-12 1981-12-28 Multiplexer and multiplexed single octave apparatus

Country Status (3)

Country Link
US (1) US4389538A (ja)
EP (1) EP0056072A1 (ja)
JP (1) JPS57133500A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4665494A (en) * 1982-12-17 1987-05-12 Victor Company Of Japan, Limited Spectrum display device for audio signals
US4709394A (en) * 1985-08-23 1987-11-24 Rca Corporation Multiplexed real-time pyramid signal processing system
US5034907A (en) * 1989-09-12 1991-07-23 North American Philips Corporation Dynamically configurable signal processor and processor arrangement
JP2775651B2 (ja) * 1990-05-14 1998-07-16 カシオ計算機株式会社 音階検出装置及びそれを用いた電子楽器
JPH05335888A (ja) * 1991-04-17 1993-12-17 Lsi Logic Kk デジタルフィルタ装置とそれを用いたサンプリング周波数変換装置およびmuseデコーダ
US6108680A (en) * 1991-10-30 2000-08-22 Texas Instruments Incorporated System and method for filtering using an interleaved/retimed architecture
TW302578B (en) * 1996-04-10 1997-04-11 United Microelectronics Corp The digital filter bank structure and its application method
US5841681A (en) * 1996-04-10 1998-11-24 United Microelectronics Corporation Apparatus and method of filtering a signal utilizing recursion and decimation
US5796637A (en) * 1996-09-06 1998-08-18 Intel Corporation Apparatus and method for filtering event signals
US5881223A (en) * 1996-09-06 1999-03-09 Intel Corporation Centralized performance monitoring architecture
US8620979B2 (en) * 2007-12-26 2013-12-31 Zoran (France) S.A. Filter banks for enhancing signals using oversampled subband transforms

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5111472A (ja) * 1974-07-18 1976-01-29 Matsushita Electric Ind Co Ltd Shuhasubunsekisochi

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2983870A (en) * 1956-07-03 1961-05-09 Panoramic Radio Products Inc Multiple band spectrum analyzer
BE789239A (fr) * 1971-12-27 1973-01-15 Western Electric Co Procede et dispositif pour separer et demoduler simultanement un signalmultiplex
US3829670A (en) * 1972-04-10 1974-08-13 Massachusetts Inst Technology Digital filter to realize efficiently the filtering required when multiplying or dividing the sampling rate of a digital signal by a composite integer
US3798560A (en) * 1973-01-29 1974-03-19 Bell Telephone Labor Inc Adaptive transversal equalizer using a time-multiplexed second-order digital filter
FR2229336A5 (ja) * 1973-05-11 1974-12-06 Trt Telecom Radio Electr
FR2275936A1 (fr) * 1974-06-21 1976-01-16 Ibm France Filtre frequentiel numerique
US3908114A (en) * 1974-08-12 1975-09-23 Rockwell International Corp Digital Hilbert transformation system
US3971922A (en) * 1974-11-29 1976-07-27 Telecommunications Radioelectriques Et Telephoniques T.R.T. Circuit arrangement for digitally processing a given number of channel signals
US4020332A (en) * 1975-09-24 1977-04-26 Bell Telephone Laboratories, Incorporated Interpolation-decimation circuit for increasing or decreasing digital sampling frequency
US4093989A (en) * 1976-12-03 1978-06-06 Rockland Systems Corporation Spectrum analyzer using digital filters
DE2657151A1 (de) * 1976-12-16 1978-06-22 Siemens Ag Anordnung zur fourieranalyse und fouriersynthese
US4164628A (en) * 1977-06-06 1979-08-14 International Telephone And Telegraph Corporation Processor for multiple, continuous, spread spectrum signals
US4131766A (en) * 1977-07-11 1978-12-26 Granger Associates Digital filter bank
US4117541A (en) * 1977-11-07 1978-09-26 Communications Satellite Corporation Configurable parallel arithmetic structure for recursive digital filtering
JPS5523603A (en) * 1978-06-22 1980-02-20 Nec Corp Method and apparatus for coding and decoding of telephone signal

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5111472A (ja) * 1974-07-18 1976-01-29 Matsushita Electric Ind Co Ltd Shuhasubunsekisochi

Also Published As

Publication number Publication date
US4389538A (en) 1983-06-21
JPS57133500A (en) 1982-08-18
EP0056072A1 (en) 1982-07-21

Similar Documents

Publication Publication Date Title
US5392044A (en) Method and apparatus for digitizing a wide frequency bandwidth signal
JPH0411827B2 (ja)
KR900012423A (ko) 조정가능한 반앨리어스 필터
KR870002538A (ko) 멀티플렉스형 실시간 피라미드 신호 처리 시스템
KR840001031A (ko) 비디오신호와 동기로 마이크로처리기를 동작시키기 위한 방법 및 장치
Schroeder et al. Bandwidth compression of speech by analytic-signal rooting
US4189625A (en) Method and apparatus for processing dual frequency digital information signals
KR920700404A (ko) 신호 맥동렬의 타이머 및 위상 위치의 정확한 디지틀 결정 방법과 장치
EP0144989A3 (en) Method and apparatus for blanking noise present in an alternating electrical signal
JPS592234B2 (ja) 押ボタンpcm符号化多周波信号用受信機
JPS6118910B2 (ja)
US5332975A (en) Sine wave generator utilizing variable encoding for different frequency signals
JPH0555919A (ja) アナログ・デイジタル変換方式
US5157394A (en) Data acquisition system with multiple simultaneous sample rates obtained from a single analog-to-digital converter
AU4778900A (en) Sound switching device
KR850000719A (ko) 리얼-타임계층 피라밋 신호처리장치
JPS61157029A (ja) アナログ/デイジタル変換回路装置
SU1626346A1 (ru) Генератор случайного потока импульсов
SU859950A1 (ru) Цифровой спектроанализатор
SU434328A1 (ru) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ЧАСТОТЫ В п-РАЗРЯДНЫЙ КОД
SU1099320A1 (ru) Кодирующий преобразователь перемещени
JPS6029029A (ja) Ad変換器
SU734650A1 (ru) Устройство дл ввода информации
JPH05218832A (ja) パルス制御回路
SU1376083A1 (ru) Генератор потоков случайных событий