KR850000719A - 리얼-타임계층 피라밋 신호처리장치 - Google Patents

리얼-타임계층 피라밋 신호처리장치 Download PDF

Info

Publication number
KR850000719A
KR850000719A KR1019840003653A KR840003653A KR850000719A KR 850000719 A KR850000719 A KR 850000719A KR 1019840003653 A KR1019840003653 A KR 1019840003653A KR 840003653 A KR840003653 A KR 840003653A KR 850000719 A KR850000719 A KR 850000719A
Authority
KR
South Korea
Prior art keywords
signal
converter
sample
input
output
Prior art date
Application number
KR1019840003653A
Other languages
English (en)
Other versions
KR890003685B1 (ko
Inventor
래이몬드 카알슨 커어티스
Original Assignee
글렌 에이치. 블루우슬
알씨에이 코오포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB838317407A external-priority patent/GB8317407D0/en
Priority claimed from GB838317406A external-priority patent/GB8317406D0/en
Priority claimed from US06/596,817 external-priority patent/US4674125A/en
Application filed by 글렌 에이치. 블루우슬, 알씨에이 코오포레이숀 filed Critical 글렌 에이치. 블루우슬
Publication of KR850000719A publication Critical patent/KR850000719A/ko
Application granted granted Critical
Publication of KR890003685B1 publication Critical patent/KR890003685B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/63—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding using sub-band based transform, e.g. wavelets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/16—Spectrum analysis; Fourier analysis
    • G01R23/165—Spectrum analysis; Fourier analysis using filters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/16—Spectrum analysis; Fourier analysis
    • G01R23/165—Spectrum analysis; Fourier analysis using filters
    • G01R23/167—Spectrum analysis; Fourier analysis using filters with digital filters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Pure & Applied Mathematics (AREA)
  • Multimedia (AREA)
  • Computational Mathematics (AREA)
  • Signal Processing (AREA)
  • Databases & Information Systems (AREA)
  • Mathematical Optimization (AREA)
  • Algebra (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Analysis (AREA)
  • Software Systems (AREA)
  • Image Processing (AREA)
  • Processing Or Creating Images (AREA)
  • Picture Signal Circuits (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Image Analysis (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Abstract

내용 없음.

Description

리얼-타임계층 피라밋 신호처리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 가장 일반적이고 포괄적인 형태로 실시된 본 발명을 보여주는 기능적 블록다이어그램.
제1a도는 제1도의 샘플 신호 변환장치 세트의 임의의 제1종의 디지탈 실시예를 보여주는 블록다이어그램.
제1b도는 제1도의 샘플 신호 변환장치 세트의 임의의 제2종의 디지탈 실시예를 보여주는 블록다이어그램.
제1c도는 제1도의 제1 또는 제2종중 어느 하나의 샘플신호 변환장치 세트의 마지막의 다른 디지탈 실시예를 보여주는 블록다이어그램.

Claims (40)

  1. (N+1)분리된 주파수 밴드들로 주어진 일시 신호의 주어진 디멘젼 수를 갖는 정보에 대응하는, 정보성분(G0)의 주파수 스펙트럼을 분석하기 위한 신호처리 장치에 있어서(여기서 N은 양의 정수이고, 상기 주파수 스팩트럼의 소망 최고 주파수는 주파수 f0보다 더 크지 않음) 지연된 실시간에 상기 주파수 스펙트럼을 분석하기 위하여 상기 장치가 N차순으로 배열된 샘플 신호 변환장치(100-1…100-N)의 세트를 구성하는 파이프라인(제1,1a,1b도)으로 구성하고 있고, 상기 각 변환장치(제1a도)가 제1 및 제2입력단자와 제1 및 제2출력단자를 포함하고 있고, 상기 세트의 제1변환장치의 제1입력단자가 상기 주어진 일시 신호(G0)를 수신하도록 결합되어 있고, 상기 세트의 제2내지 N번째 변환장치중의 각각의 제1입력단자가 상기 변환장치로 부터 상기 세트의 바로 다음 변환장치에 신호(G1,G2, 등등)를 진행시키기 위하여 상기 세트의 바로 앞 변환장치의 상기 제1출력 단자에 결합되고, 상기 세트의 각 변환장치의 제2입력단자가 가해진 클럭의 샘플링 주파수와 동일한 비율로 샘플된 각 신호들을 변환장치의 상기 제1 및 제2출력단자가 가해진 클럭의 샘플링 주파수와 동일한 비율로 샘플된 각 신호들을 변환장치의 상기 제1 및 제2출력단자에서 유도하기 위하여 분리된 샘플링 주파수 클럭(CL1,CL2, 등등)을 수신하도록 결합하며, 상기 세트의 각 변환장치가 제1입력단자와 제1출력단자 사이의 로우패스 전달함수를 상기 정보 성분에 나타내고, 상기 세트의 변환장치의 로우패스 전달함수가 상기 변환장치의 제2입력단자에 가해진 클럭의 샘플링 주파수의 직접 함수인 공칭차단 주파수를 가지고 있는, 상기 세트의 제1변환장치의 제2입력단자에 가해진 클럭이 (가) f0의 2배이고 (나) f0보다 작은 상기 제1변환장치의 로우패스 전달함수에 대한 공칭 차단주파수를 상기 정보 성분에 제공하는 샘플링 주파수를 가지고 있고, 상기 각 제2내지 N번째 변환장치의 제2입력단자에 가해진 클럭이, (가) 바로 앞 변환장치의 제2입력단자에 가해진 클럭 주파수보다 작고 (나) 그 제1입력단자에 가해진신호의 정보성분의 최대 주파수의 2배와 최소한 같고, (다) 세트의 바로 앞 변환장치의 것보다 작은 토우패스 전달 함수에 대한 공칭 차단 주파수를 제공하는 샘플링주파수를 가지며, 상기 세트의 각 변환장치의 제2출력단자에서 유도된 상기 신호의 정보 성분이 상기 제1입력단자에 가해진 신호의 정보 성분과 제1출력단자에서 유도된 신호의 정보 성분의 직접 함수와의 차이에 대응하며, 그리하여 상기 (N+1)분리된 주파수 밴드들이 N번째 변환장치의 제1출력단자에서의 신호와 함께 상기 N변환장치의 상기 제2출력단자들에서의 N신호들로 구성하고 있는 것을 특징으로 하는 리얼 타임 계층 피라밋 신호 처리 장치.
  2. 제1항에 있어서, 상기 세트의 각 제2내지 N번째 변환장치의 제2입력단자에 가해진 클럭이 상기 세트의 바로 앞 변환장치의 제2입력단자에 가해진 클럭이 샘플링 주파수에 대한 샘플링 주파수를 가져서, 그 제1단자에 가해진 신호의 정보성분의 각 디멘젼은 바로 앞 변환장치의 제1단자에 가해진 신호의 정보 성분의 대응 디멘젼이 샘플된 비율의 1/2로 샘플되는 것을 특징으로 하는 리얼 타임 계층 피라밋 신호처리 장치.
  3. 제2항에 있어서, 상기 세트의 제2내지 N번째 변환장치 중의 각각의 제2입력단자에 가해진 클럭이 바로 앞 변환장치의 제2입력단자에 가해진 클럭의 샘플링 주파수에 대한 샘플링 주파수를 가져서, 바로 앞 변환장치의 로우 패스 전달함수에 의해 이 정보성분의 대응 디멘젼에 제공된 공칭차단 주파수의 대략 1/2인 제1단자에 가해진 상기 신호의 정보 성분의 각 디멘젼에 대해, 그 로우패스 전달함수에 공칭 차단 주파수를 제공하고, 그리하여 상기 각 변환장치의 상기 제2출력단자에서 유도된 상기 신호의 정보성분이 그 디멘젼에서 주어진 일시 신호의 정보성분의 주파수 스펙트럼의 다른 옥타아브와 각 디멘젼에서 대응하는 것을 특징으로 하는 리얼타임 계층 피라밋 신호처리 장치.
  4. 제1항에 있어서, 상기 주어진 일시 신호가 1차원정보에 해당하는 정보 성분으로 구성된 아날로 그 신호인 것을 특징으로 하는 리얼 타임 계층 피라밋 신호처리 장치.
  5. 제1항에 있어서, 상기 주어진 일시 신호가 2차원 이미지 정보를 정의하는 비데오 신호로 구성된 것을 특징으로 하는 리얼 타임 계층 피라밋 신호 처리장치.
  6. 제5항에 있어서, 상기 비데오 신호가 주사된 텔레비젼 이미지들의 연속 플레임에 해당하는 것을 특징으로 하는 리얼 타임 계층 피라밋 신호처리 장치.
  7. 제1항에 있어서, 상기 세트의 각 변환장치(100a-k 100b-k:제1a 및 1b도)가 한 변환장치의 상기 로우패스 전달 함수를 제공하기 위하여 한 변환장치의 제1출력단자 및 제1 및 제2입력단자에 결합된 제1장치(102,104)와 한 변환장치의 제2출력단자에서 상기 다른 신호를 유도하기 위하여 한 변환장치의 제2입력 및 제2출력단자에 그리고 상기 제1장치에 결합된 제2장치(109,110)로 구성되어 있고, 상기 제1장치는 한 변환장치의 제2입력단자에 가해진 클럭의 것과 대응하는 샘플링 주파수로 설정된 핵 함수와 함께 한 변환장치의 제1단자에 가해진 신호의 정보성분을 콘볼루션하기 위한 m-텝 콘볼루션 필터(102)(여기서 m은 양의 정수임)를 포함하고, 상기 설정된 핵함수와 한 변환장치의 콘볼루션 필터의 상기 샘플링 주파수가 상기 정보 성본의 각 디겐젼에서 한 변환장치의 로우패스 전달 성분의 각 디멘젼에서 한 변환장치의 토우패스 전달함수의 형 및 공칭치단 주파수를 각각 정의하고, 상기 제2장치가 상기 제1장치에 지연장치를 통해 샘플감산장치를 결합하기 위하여 지연장치(106,108,109 제1a도, 109 제1b도 및 제1c도)를 구성하는 제3장치와 샘플 감산장치(110)를 포함하고, 상기 샘플 감산장치가 한 변환장치의 콘볼투션 필터의 상기 설정된 핵함수와 감기기전의 한 변환장치의 제1입력단자에 가해진 신호의 정보분성의 대응 연속 발생하는 각 레벨로부터 한 변환장치의 감김 샘플이 각 연속발생 샘플 레벨들을 한 변환장치의 샘플들의 샘플링 주파수에서 감산하고, 그리하여 상기 샘플감산 장치출력이 한 변환장치의 감긴 샘플들의 샘플링 주파수에서 각 연속 발생하는 다른 샘플레벨들을 구성하고 상기 각 다른 샘플 레벨들이 한 변환장치의 제2출력단자에서 유도된 신호의 정보 성분을 구성하는 것을 특징으로 하는 리얼타임 계층 피라밋 신호처리 장치.
  8. 제7항에 있어서, 세트의 최소한 하나의 변환장치의 상기 설정된 핵함수가 공칭차단 주파수 아래에 신장하는 점진적인 상향전이를 가진 변환장치에 대한 로우패스 전달함수를 정의하는 것을 특징으로 하는 리얼타임 계층피라밋 신호처리 장치.
  9. 제7항에 있어서, 상기 세트의 최소한 두개의 변환장치의 각 핵 함수들이 서로 대체로 유사한 것을 특징으로 하는 리얼타임 계층피라밋 신호처리 장치.
  10. 제7항에 있어서, 상기 정보 성분이 최소한 두 디멘젼으로 구성되고 최소한 하나의 변환장치의 콘볼투션필터가 최소한 두 디멘젼에서 비-분리가능한 필터인 것을 특징으로 하는 리얼타임 계층 피라밋 신호처리 장치.
  11. 제7항에 있어서, 상기 정보 성분이 최소한 두디멘젼으로 구성되고, 최소한 하나의 변환장치의 콘볼투션 필터가 최소한 두 디멘젼에서 분리 가능한 필터인 것을 특징으로 하는 리얼타임계층 피라밋 신호처리 장치.
  12. 제7항에 있어서, 상기 세트의 최소한 하나의 변환장치의 상기 제1장치(102,104)가 상기 변환장치의 제1출력단자와 상기 콘볼루션 필터의 출력사이에 직렬로 결합된 데시메이터(104)와 상기 콘볼루션필터(102)로 구성된 주어진 형이고, 제1장치의 상기 콘볼투션 필터가 한 변환장치의 제2입력단자에 가해진 클럭의 샘플링 주파수와 대응하는 상기 정보 성분의 각 디멘젼에서의 특정 샘플 밀도를 그 출력에서 유도하고, 상기 주어진 형의 제1장치의 데시메이터가 한 변환장치의 제1출력단자에 주어진 형의 제1장치의 콘볼루션 필터의 출력에서 나타나는 콘볼보드 샘플들의 어떤 하나만을 상기 정보성분의 각 디멘젼에서, 진행하고, 그리하여 한 변환장치의 제1출력단자에서 상기 정보성분의 각 디멘젼에서의 상기 샘플의 데시메이트된 샘플밀도가 한 변환장치의 콘볼루션 필터의 출력에서 상기 정보 성분의 대응 디멘젼의 상기 특정 샘플밀도에 대해 감소되는 것을 특징으로 하는 리얼 타임 계층피라밋 신호처리 장치.
  13. 12항에 있어서, 상기 주어진 형의 제1장치의 데시메이터가 한 변환장치의 상기 제1출력단자로 주어진형의 제1장치의 콘볼루션 필터의 출력에서 나타나는 모든 다한샘플을, 상기 정보성분의 각 디멘젼에서, 진행하게 하고, 그리하여 상기 정보 성분의 각 디멘젼에서의 상기 데시메이트된샘플 밀도가 사이 정보 성분의 대응 디멘젼의 특정 샘플밀도의 1/2로 감소되는 것을 특징으로 하는 리얼 타임 계층 피라밋 신호처리 장치.
  14. 제12항에 있어서, 최소한 하나의 변환장치(100b-k 제1b도)내에서, 상기 제3장치가 사익 콘볼루션 필터로 부터의 상기 감긴 정보 성분을 상기 샘플 감산장치(110)에 직접인가 하기 위하여 상기 샘플 감산장치와 상기 콘볼루션필터 사이에 제4장치를 포함하고 있는 것을 특징으로 하는 리얼 타임 계층 피라밋 신호처리 장치.
  15. 제12항에 있어서, 상기 제3장치(106,108,109:제1a도)가 상기 샘플 감산장치에서 그 디멘젼에서의 상기 감긴 샘플들의 특정샘플밀도로 도로, 한 변환장치의 상기 제1출력단자에서, 상기 정보 성분의 각 디멘젼에서의 상기 감긴 샘플들의 데시메이트된 샘플밀도를 신장하기 위하여 샘플 감산장치와 데시메이터 사이에 결합된 제4장치(106,108)를 포함하고 있고, 상기 제4장치가 상기 데시메이트된 샘플밀도에 없는 상기 콘볼루션필터의 출력에서 감긴 각 샘플에 각각 대응하는, 0의 값의 레벨인, 추가 샘플들을 삽입하기 위한 샘플신장기(106)와, 상기 각 삽입된 추가 샘플들의 제로치 레벨대신에 보간된 값의 샘플 레벨을 대체하는데 유효한 보간 필터(108)를 포함하고 있는 것을 특징으로 하는 리얼 타임 계층 피라밋 신호처리 장치.
  16. 제14항에 있어서, 상기 주어진 형의 제1장치의 상기 데시메이터가 한 변환장치의 제1출력단자로 주어진형의 제1장치의 콘볼루션 필터의 출력에서 나타나는 모든 다른 한 샘플을 상기 정보성분의 각 디멘젼에서 진행하게 하고, 상기 신장기가 상기 정보성분의 각 디밀젼에서의 상기 데시메이트된 샘플밀도의 각 쌍의 연속감긴 샘플들 사이에 추가 샘플을 삽입하고, 상기 보간장치가 로우패스전달 함수를 가지 n-텝 보간 필터(여기서 n은 주어진 양의 정수)로 구성되어 있는 것을 특징으로 하는 리얼타임 계층 피라밋 신호처리 장치.
  17. 제14 또는 15항에 있어서, 한 변환장치의 제1입력단자에서의 신호의 정보성분이 지연장치를 통해 상기 샘플감산장치에 가해지고, 한 변환장치의 지연장치가 한 변환장치의 상기 콘볼루션 필터와 상기 데시메이터와 상기 제4장치에 의해 삽입된 총 지연 시간과 대략 동일한 시간 시연을 삽입하는 것을 특징으로 하는 리얼 타임 계층 피라밋 신호처리장치.
  18. 정12항에 있어서, 상기 세트의 제1내지(N-1)번째 변환장치의 각각이 주어진 형(100a-k 또는 100b-k)의 제1장치를 포함하고 있는 것을 특징으로 하는 리얼 타임 계층 피라밋 신호처리장치.
  19. 제18항에 있어서, 상기 세트의 상기 제N번째 변환장치(제1C도)가 상기 주어진 형의 제1장치를 포함하고 있는 것을 특징으로 하는 리얼 타임 계층 피라밋 신호처리장치.
  20. 제18항에 있어서, 상기 세트의 제N번째 변환장치(제1C도)는 상기 콘볼루션 장치의 출력이 상기 제N번째 변환장치의 제1출력단자에 직접 가해지는 교체형의 제1장치를 포함하고 있는 것을 특징으로 하는 리얼 타임 계층 피라밋 신호처리장치.
  21. 제20항에 있어서, 상기 세트의 제N번째 변환장치의 제1입력에서 신호(GN-1)의 정보성분이 상기 콘볼루션 필터에 의해 삽입된 것과 대략 동일한 시간 지연을 삽입하는 상기 지연장치(109)를 통해 상기 샘플 감산 장치에 가해지는 것을 특징으로 하는 리얼 타임 계층 피라밋 신호처리장치.
  22. 실시간 스펙트럼 분석을 실행하기 위한 장치(제1도)에 있어서, 그 입력신호(G0)가 스펙트럼 분석이 실행되는 신호이고 그 출력신호(GN)가 잔여 로우패스 스펙트럼이며 연속낮은 샘플링 비율(CL1,CL2등등)로 동작되는 로우패스필터링 필터(102,104:제1a 및 1b도의 100-1,100-2등의 내에서)의 캐스캐이드 접속과 각 보간 결과를 얻도록 그 결과의 로우패스 필터링과 0으로 각 로우패스 샘플링 필터(102,104)의 응답이데시메이션의 샘플들을 서입하기 위한 장치(106,108 제1a도)와 0으로 서입된 응답의 로우패스 필타링에서의 지연과 필터의 응답의 지연의 합과 같은 량으로 상기 캐스캐이드 접속으로 각 로우패스 필터에의 그 입력의 샘플들을 지연하는 장치(109)와 그 응답에서 유도된 보간 결과와 상기 캐스캐이드 접속으로 각 로우패스 필터에 그 입력의 지연된 샘플들을 결합하고, 그리하여 상기 캐스캐이드 접속에 입력신호의 스펙트럼 분석들중의 가 하나(Lk-1)를 제공하도록 하는 장치(110)로 구성하는 것을 특징으로 하는 리얼 타임 계층 피라밋 신호처리장치.
  23. 비율 R로 규칙적으로 샘플된 전기 신호(G0)의 실시간 스펙트럼분석을 실행하기 위한 장치(제1도)에 있어서, 0에서 n까지 연속적으로 기본수를 매긴 다수의 (n)분석 스테이지(100-1,100-2 등)로 구성하고, 각 분석 스테이지(제4도)가 그 입력신호(GK)의 더 낮은 주파수 성분에 대한 응답으로 제1출력신호(GK+1)을 제공하고 그 입력신호(GK)의 더 높은 주파수 성분들에 대한 응답(LK)으로서 분리된 제2출력을 제공하고, 0의 숫자를 매긴 상기 한 분석 스테이지(100-1)가 그 입력 신호로서 스펙트럼 분석에 대한 상기 전기신호를 수신하고 다른 각 상기 분석 스테이지가 다음 더 낮은 기본수를 가진 분석의 제1출력 신호를 그 입력신호로서 수신하고, 모든 상기 스테이지들의 제2출력 신호들과, 숫자를 매긴 분석 스테이지의 제1출력신호가 스펙트럼 분석을 제공하고, 상기 각(다수의 분석스테이지(예를들어, 제4도)가, R/2K(K는 분석 스테이지의 기본수임과 동일한 클럭 비율로 클럭되고 그 입력에 가해진 상기 분석 스테이지에 대한 입력신호(Gk)를 갖는 제1m-스테이지 테지스터(470)(여기서 m은 양의 정수)와, 세트의 계수에 의해 상기 제1m-스테이지 시프트 레지스터의 각 스테이지에서 지연된 것과 같은 입력신호와 분석 스테이지의 입력신호(Gk)를 웨이트하고 응답이 상기 분석 스테이지 제1출력신호인, 상기 분석스테이지 입력 신호에 대한 선형 위상 로우패스필터된 응답(Gk+1)을 발생하기 위하여 웨이트된 신호를 합하는 장치(471)와, 상기 R/2(K-1)비율로 0값과 상기 분석 스테이지 제1출력신호 사이를 택일적으로 선택하도록 동작되는 멀티플렉서(472)와, R/2(K-1)과 동일한 상기 클럭비율로 클럭되고, 그 입력호에 가해진 상기 멀티플레서에 의해 선택된 신호를 웨이트하고, 그 분석 스테이지에 대한 재 샘플된 제1출력 신호를 얻도록 웨이트된 신호들을 합하는 장치(474)와, 그 분석 스테이지에 대한 제2출력신호(Lk)를 발생하기 위하여, 그 분석 스테이지에 대한 지연된 입력신호와 그 분석 스테이지에 대한 상기 재 샘플된 제1출력신호를 감산적으로 결합시키는 장치(475)와를 포함하고 있는 것을 특징으로 하는 리얼 타임 계층 피라밋 신호처리장치.
  24. 제23항에 있어서, m이 간 분석 스테이지에 대해 동일하고, 각 분석 스테이지가 웨이팅 계수들 유사한 값 설정들을 사용하는 것을 특징으로 하는 리얼타임 계층 피라밋 신호처리 장치.
  25. 제23항에 있어서, 각 분석 스테이지에 대한 상기 지연된 입력 신호가 그 제1m-스테이지 시프트레지스터의 제m스테이지로 부터 얻어지고(476에 의하) 부가적으로 지연되는 것을 특징으로 하는 리얼 타임 계층 피라밋 신호처리장치.
  26. 최소한 한 출력응답을 제공하는 디지탈 필터(제1도)에 있어서, 연속 순차로 번호를 매기고 그들 순위의 넘버링이 증가함에 따라 연속적으로 더 낮은 비율(R/1,R/2등)로 클럭된 다수의 탭 클럭된 지연 라인(100-1,100-2등에서 제4도의 470과 같은)들과, 상기 다수의 지연 라인들의 제1의 입력에 필터링되도록 입력신호(G0)를 인가하기 위한 장치와 지연 라인의 탭들로 부터의 샘플들을 웨이팅하고 각 필터 응답(G1,G2)들을 얻도록 웨이트된 샘플들을 결합하기 위한 장치(각 100-1,100-2등에서 471과 같은)와, 상기 전 응답의 발생에 사용된 최고 순위의 넘버링과 함께 지연라인으로 부터 취해진 샘플로 부터 유도된 각 필터 응답의 부분(GN)인, 다음 더 높은 순위의 넘버링과 함께 지연라인에의 입력으로 최고 순위의 넘버링을 제외하고 각 지연라인으로부터 취해진 샘플로 부터 유도된 각 필터응답을 인가하기 위한 장치로 구성되하는 것을 특징으로 하는 디지탈 필터를 가진 리얼타임 계층 피라밋 신호처리장치.
  27. 제26항에 있어서, 각 지연 라인의 탭들로부터 웨이트된 샘플들이 본래 로우패스인 각 필터응답(G1,G2등)들을 얻도록 결합된 것을 특징으로 하는 디지탈필터를 가진 리얼타임계층 피라밋 신호처리장치.
  28. 제27항에 있어서, 최고 순위의 넘버링으로 지연라인으로 부터 취해진 샘플들을 웨이팅하고 결합하는 것에 의해 얻어진 각 필터 응답(GN)이 상기 디지탈 필터의 출력 응답으로서 사용되는 것을 특징으로 하는 디지탈 필터를 가진 리얼 타임 계층 피라밋 신호처리장치.
  29. 제27항에 있어서, 상기 다수의 탭된 지연타인들의 선택된 것(470)과 같은 비율로 클럭된 다른 탭 클럭된 지연라인(473)과, 상기 지연 라인의 입력에 0과 선택된 지연 라인의 출력을 선택적으로 인가하기 위한 장치(472)와 상기 다른 지연 라인의 탭들로부터의 샘플들을 웨이팅하고 로우패스 필터 응답을 얻도록 샘플들을 결합하기 위한 장치(474)와 상기 디지탈 필터의 출력응답(Lk)을 발생하기 위하여 상기 다수중 선택된 하나의 지연 라인의 출력과 로우패스 필터 응답을 시차로 결합시키기 위한 장치(475)를 포함하고 있는 것을 특징으로 하는 디지탈탈 필터를 가진 리얼타임 계층 피라밋 신호처리 장치.
  30. 제27항에 있어서, 이전의 지연 라인의 순위 번호(0)보다 하나 더 높은 순위번호(1)를 가진, 상기 다수의 탭된 지연라인(570-0,570-1)들중 선택된 하나(570-1)와의 탭들로부터 취해진 웨이트된 샘플들이, (가) 상기 이전 지연 라인의 선택된 한 클럭 사이클에 다르게 웨이트되고, (나) 로우패스 필터 응답을 얻도록 각 클럭 사이클에 결합되고, 그리하여 어어진 로우패스 필터 응답이 상기 디지탈 필터의 출력 응답(L0)을 발생하도록 상기 이전 지연라인(575-9)의 출력과 (575-0에서) 시차적으로 결합된 것을 특징으로 하는 디지탈 필터를 가진 리얼타임 계층 피라밋 신호 처리 장치.
  31. 제26항에 있어서, 상기 다수의 택된 지연타인들중 선택된 하나(470)와 같은 동일한 비율로 클럭된 다른 탭 클럭된 지연라인(473)과, 상기 다른 지연라인의 입력에 0과 선택된 지연라인의 출력을 선택적으로 인가하기 위한 장치(472)와, 상기 다른 지연라인의 탭들로부터 샘플들의 웨이팅하고 응답을 얻도록 샘플들을 결합하기 위한 장치(474)와 상기 디지탈 필터의 출력응답(L0)을 발생하기 위하여 이전라인에 지연된 입력의(Lk), 얻은 응답을 결합하기 위한 장치(475)를 포함하고 있는 것을 특징으로 하는 디지탈 필터를 가진 리얼타임 계층 피라밋 신호처리장치.
  32. 제31항에 있어서, 이전 지연라인에의 지연된 입력이 그 탭들의 하나에 지연라인(476)을 병합함에 의해 얻어지는 것을 특징으로 하는 디지탈 필터를 가진 리얼타임 계층 피라밋 신호처리장치.
  33. 제34항에 있어서, 이전 지연라인보다 하나 더 높은 순위번호를 가진 상기 다수의 탭된 지연라인들중 선택된 하나의 탭들로 부터의 웨이트된 샘플들이 이전 지연라인의 선택된 한 클럭 사이클에 다르게 웨이트되고 이전 지연라인에의 지연된입력과 결합되는 결과를 각 클럭 사이클에서 결합하고, 그리하여 상기 디지탈 필터의 출력응답을 얻도록 하는 것을 특징으로 하는 디지탈 필터를 가진 리얼타임 계층 피라밋 신호처리 장치.
  34. 제33항에 있어서, 이전 지연라인에의 지연된 입력이 그 한 탭에 지연을 병합함에 의해 얻어지는 것을 특징으로 하는 디지탈필터를 가진 리얼 타임 계층 피라밋 신호처리장치.
  35. N(N은 양의 정수)개의 분리된 일시 신호들(L0-GΩ)의 순위적으로 배열된 세트로부터 단일 일시 신호(G0')를 합성하기 위한 신호처리 장치(제3도)에 있어서, 지연된 리얼터임 기저에서 상기 일시 신호를 합성하기 위하여, (1) 상기 단일 일시 신호가 각 상기 디멘젼에서 특정 샘플 밀도로 주어진 디멘젼 수를 가진 정보의 주파수 스펙트럼을 한정하는 정보 성분 샘플의 어떤 스트림으로 구성되고, (2) N개의 분리된 신호들중 상기 순차적으로 배열된 세트의 제1(G0)신호가 상기 각 디멘젼에서의 상기 특정 샘플 밀도와 대략같은 샘플밀도로 상기 정보의 주파수 스펙트럼의 최상부분을 하정하는 정보성분 샘플들의 스트림으로 구성되고, (3) N개의 분리된 신호들중 상기 순차적으로 배열된 세트의 각 제2내지 제(N-1)(L1…L5)가 상기 세트의 바로 다음 분리된 한 신호에 의해 정의된 부분의 상기 스펙트럼의 대응 디멘젼의 것 위이고, (4) 상기 순차적으로 배열된 세트의 N개의 분리된 신호들중 각 제2내지 제(N-1)(L1…L5)에 대응하는 정보성분샘플들의 스트림이 바로 앞 분리신호에 대응하는 정보 성분 샘플들의 스트림의 대응정보 디멘젼의5샘플밀도보다 더 작은 그 자신의 각 정보 디멘젼에 대한 샘플밀도를 가지고 있고, 그리고 (5) 정보 성분 샘플들의 각 스트림들이 서로에 대해 설정된 타임 스큐우 관계를 발생하며, 그리고 상기 장치(제23도)는 상기 세트에서 서수의 한 분리된 신호에 따르는 모든 분리된 신호들(L1,L2…)의 누적 총합(예를들면, G1′)로 결합장치와 관련된 각각이 분리된 신호들의 상기 세트의 서수의 신호(예를들면, (L0)를 결합시키기 위하여, 분리된 신호들의 상기 세트의 제(N-1)번째 서수의 신호(L0~L5)에 상기 제1의 각 신호(예를들면, L0)와 각각 관련된, (N-1)개의 샘플신호 결합장치의 그룹으로 구성하고 있고, 상기 분리된 신호들의 상기 세트의 상기 제1(L0)내지 제(N-2)(L4)와 관련된 상기 각 결합장치(362),(361)가 가산기(363)와, 가산기에 제1입력으로서 그 관련 서수의 분리된 신호를 진행시키는 제1장치(340)와, 그 서수의 분리된 신호의 것과 동일한 샘플밀도로 그 가산기에 제2입력으로서 그 서수의 분리된 신호 바로 뒤에 오는 분리된 신호(G1)와 관련된 결합장치(361)의 가산기(361)의 출력을 진행시키기 위한 제2장치(362)를 포함하고 있고, 상기 세트의 제(N-1)번째 분리된 신호(L5)와 관련된 상기 결합장치(353,352)가 가산기(353)와, 상기 제(N-1)번째 분리된 신호와 동일한 샘플밀도로 그 가산기(353)에 제2입력으로서 상기 제N번째 분리 신호(GΩ)을 인가하기 위한 제3장치(352)를 포함하고 있고, 상기 각 제1장치(340,341등)와, 상기 제2장치(362,360등)와 상기 그룹의 재(N-1) 결합장치의 제3장치가 상기 세트의 상기 타임-스큐우드 분리 신호들의 진행시키는 시간지연의 각 설정량을 삽입하고 그리하여, 상기 각(N-1)결합장치에 대해 그 가산기의 제2입력에서 그리고 제1입력에서 정보성분 샘플들의 각 스트림들의 대응정보 샘플들이 서로 대략시간 동시성이 일어나고, 그리하여 상기 합성된 단일 일시 신호가 상기세트의 상기 제1분리신호와 관련된 상기 결합장치의 가산기 출력에서 얻어지는 것을 특징으로 하는 리얼타임 계층 피라밋 신호처리장치.
  36. 제35항에 있어서, 분리 신호들의 상기 세트의 제1내지 제(N-2) 신호(L(k-1))중의 각 하나와 개별적으로 관련된 각 결합장치의 상기 제2장치(제3도의 362)가, 한 결합장치와 관련된 서수의 분리신호(L(k-1))의 샘플도로한 결합장치의 가산기(695)의 제2입력에서 샘플밀도를 올리도록 상기 진행 스트림에 추가 샘플들을 삽입하기 위하여(각 삽입된 추사 샘플은 제로치 레벨을 가짐), 진행되는 상기 가산기 출력에서 정보성분 샘플(Gk')의 더 낮은 샘플 밀도 스트림에 응답하는 샘플 신장기(692,693:694)와 각 삽입된 추가 샘플의 제로치 레벨 대신에 보간된 값의 샘플 레벨을 대체하는데 유요한 보간장치(693,694)를 포함하고 있는 것을 특징으로 하는 리얼 타임 계층 피라밋 신호처리장치.
  37. 제36항에 있어서, 상기 세트의 제N번째 분리신호(GΩ)가 상기 세트의 제(N-1)번째 분리신호(L5)보다 더 낮은 샘플밀도를 가지고 있고, 상기 제3장치(352)가 ㅅ아기 제3장치의 가산기의 제2입력에 상기 제N번째 분리신호를 진행시키기 위하여, 제2장치의 것들과 유사한 샘플신장기 및 보간장치(692,693,694)를 가지고 있는 것을 특징으로 하는 리얼타임 계층 피라밋 신호처리장치.
  38. 제37항에 있어서, 상기 세트의 제N번째 분리신호(GΩ)가 상기 세트의 상기 제(N-1)번째 분리신호(L5)와 같은 샘플밀도를 가지고 있고, 상기 제3장치가 상기 제3장치의 가산기의 제2입력으로 상기 제N번째 분리신호를 직접 진행시키는 것을 특징으로 하는 리얼타임 계층 피라밋 신호처리장치.
  39. 제36항에 있어서, 상기 순차적으로 배열된 세트의 N개의 분리 신호들중 최소한 제2(L1)내지 제(N-1)번째 (L5)의 각각에 대응하는 정보 샘플들의 상기 스트림이 상기 세트의 바로 앞 분리 신호에 대응하는 정보 성분샘플의 스트림의 대응 정보 디멘젼의 샘플밀도의 1/2인 그 자신의 정보 디멘젼의 각각에 대한 샘플 밀도를 가지고 있고, 상기 각 결합장치(제6도)에 있어서, 상기 제2장치의 상기 신장기(692)가 진행되는 상기 가산기 출력(Gk')에서 정보 성분 샘플들의 스트림의 각 디멘젼에서의 상기 더 낮은 샘플밀도의 각 쌍의 연속샘플들 사이에 추가 샘플을 삽입하고, 상기 신장기가 로우패스 전달 함수를 가진 n이 양의 정수인 n-탭 보간필터(693)으로 구성되어 있는 것을 특징으로 하는 리얼타임 계층 피라밋 신호처리장치.
  40. 제35항에 있어서, N-1샘플 신호 결합장치의 상기 각 제2장치와 상기 제3장치가 그 가산기에 제2입력으로서 정보 성분 샘플들의 그 스트림을 진행시키는데 시간지연의 그 자신 설정된 량을 삽입하고, 상기 그룹의 N-1샘플 신호 결합장치의 각 제1장치가 (1) 그 오리지널 분리 신호뒤에 오는 상기 세트의 각 분리신호들과 그 오리지널 분리신호와 사이의 각 타임스큐우와(2) 그 오리지널 분리신호 다음에 오는 상기 세트의 분리신호들 공관련된 결보장치의 모든 정2장치와 상기 제3장치에 의해 삽입된 총 시간 지연량에 달려있는 그 가산기에의 제1입력으로서 서수의 분리신호를 진행시키는데 특정시간 지연량을 삽입하는 지연장치(340,341 등)를 포함하고 있고, 상기 특정시간 지연량은 그 가산기의 제1입력에서 그리고 제2입력에서 정보 성분 샘플들의 각 스트림들의 대응 정보 샘플들이 서로 대략시간 동시성이 일어나는 것을 특징으로 하는 리얼타임 계층 피라밋 신호처리장치.
    ※참고사항:최초출원 내용에 의하여 공개하는 것임.
KR1019840003653A 1983-06-27 1984-06-27 실시간 계층 피라밋 신호처리장치 KR890003685B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
GB838317407A GB8317407D0 (en) 1983-06-27 1983-06-27 Image transform techniques
GB838317406A GB8317406D0 (en) 1983-06-27 1983-06-27 Real-time spectral
US8317409 1983-06-27
US06/596,817 US4674125A (en) 1983-06-27 1984-04-04 Real-time hierarchal pyramid signal processing apparatus
US8317407 1984-04-04
US8317406 1984-04-04
US596817 2000-06-19

Publications (2)

Publication Number Publication Date
KR850000719A true KR850000719A (ko) 1985-03-09
KR890003685B1 KR890003685B1 (ko) 1989-09-30

Family

ID=27262149

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840003653A KR890003685B1 (ko) 1983-06-27 1984-06-27 실시간 계층 피라밋 신호처리장치

Country Status (14)

Country Link
JP (1) JPH0783235B2 (ko)
KR (1) KR890003685B1 (ko)
AU (1) AU2955584A (ko)
BR (1) BR8403141A (ko)
CA (1) CA1208791A (ko)
DE (1) DE3423484C2 (ko)
DK (1) DK311084A (ko)
ES (2) ES8606665A1 (ko)
FI (1) FI842489A (ko)
FR (2) FR2560699A1 (ko)
NL (1) NL8402009A (ko)
PL (1) PL248396A1 (ko)
PT (1) PT78772B (ko)
SE (1) SE8403378L (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3603552A1 (de) * 1985-02-06 1986-08-07 Rca Corp., Princeton, N.J. Verfahren und einrichtung zur reduzierung von bilddaten
US4709394A (en) * 1985-08-23 1987-11-24 Rca Corporation Multiplexed real-time pyramid signal processing system
US4703514A (en) * 1985-09-16 1987-10-27 Rca Corporation Programmed implementation of real-time multiresolution signal processing apparatus
DE19927952A1 (de) * 1999-06-18 2001-01-04 Fraunhofer Ges Forschung Vorrichtung und Verfahren zum Vorverzerren eines über eine nicht-lineare Übertragungsstrecke zu übertragenden Übertragungssignals
EP1943730A4 (en) * 2005-10-31 2017-07-26 Telefonaktiebolaget LM Ericsson (publ) Reduction of digital filter delay
JP2009279034A (ja) * 2008-05-19 2009-12-03 Konica Minolta Medical & Graphic Inc 超音波診断装置
CN116551698A (zh) * 2023-06-21 2023-08-08 广西交科集团有限公司 一种隧道机器人控制方法、装置、电子设备及存储介质

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3731188A (en) * 1971-04-19 1973-05-01 Tracor Signal analysis of multiplicatively related frequency components in a complex signal

Also Published As

Publication number Publication date
FR2560700A1 (fr) 1985-09-06
NL8402009A (nl) 1985-01-16
SE8403378D0 (sv) 1984-06-25
FI842489A0 (fi) 1984-06-20
AU2955584A (en) 1985-01-03
FR2560699A1 (fr) 1985-09-06
CA1208791A (en) 1986-07-29
DK311084D0 (da) 1984-06-26
FI842489A (fi) 1984-12-28
SE8403378L (sv) 1985-01-18
ES8702663A1 (es) 1986-12-16
ES8606665A1 (es) 1986-04-16
JPH05276409A (ja) 1993-10-22
KR890003685B1 (ko) 1989-09-30
JPH0783235B2 (ja) 1995-09-06
PL248396A1 (en) 1985-07-02
DE3423484A1 (de) 1985-01-10
PT78772B (en) 1986-06-05
ES533573A0 (es) 1986-04-16
ES542521A0 (es) 1986-12-16
DE3423484C2 (de) 1997-09-04
PT78772A (en) 1984-07-01
BR8403141A (pt) 1985-06-11
DK311084A (da) 1984-12-28

Similar Documents

Publication Publication Date Title
US4674125A (en) Real-time hierarchal pyramid signal processing apparatus
Claasen et al. On stationary linear time-varying systems
EP0305864B1 (en) Improved sampling frequency converter for converting a lower sampling frequency to a higher sampling frequency and a method therefor
EP0137464A2 (en) A digital signal processing apparatus having a digital filter
EP1262019A1 (en) Apparatus for splitting the frequency band of an input signal
JPH01136474A (ja) ゴースト除去用フィルタ回路
KR100295257B1 (ko) 디지탈필터
KR850000719A (ko) 리얼-타임계층 피라밋 신호처리장치
US4893265A (en) Rate conversion digital filter
US7728743B2 (en) Device and method for polyphase resampling
US6760379B1 (en) Cascading of up conversion and down conversion
EP0791242B1 (en) Improved digital filter
GB2143046A (en) Real-time hierarchal signal processing apparatus
JPS63180288A (ja) 時間軸圧縮多重伝送用コ−デツク
KR960014116B1 (ko) 입력 가중형 트랜스버설필터
JP2590910B2 (ja) デイジタルフイルタ
US6448918B1 (en) Digital/analog converter
Siohan et al. Sampling pattern conversion with 2-D FIR filters
GB2241853A (en) Digital signal processing apparatus comprising architectures for digital multiplexing and demultiplexing.
Heinle et al. Symbolic analysis of multirate systems
JP2864827B2 (ja) ウエーブレット変換装置
JPS6075117A (ja) フイルタ装置
KR930006705B1 (ko) 선형 위상의 쿼드러춰 미러 필터
KR0168998B1 (ko) 점순차 색차신호 변환용 다위상필터
Critchley Analysis and design of periodically time varying digital filters

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020812

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee