SU1099320A1 - Кодирующий преобразователь перемещени - Google Patents

Abstract

. 1. КОДИРУЮЩИЙ ПРЕОБРАЗОВАТЕЛЬ ПЕРЕМЕЩЕНИЯ, содержащий трансформатор напр жени , включающий основную вторичную обмотку с отводами и дополнительную вторичную обмотку, емкостный датчик с неподвижными крайними и подвижной средней пластинами и логический блок, отличающий с   тем, что, с целью повышени  точности -и упрощени  преобразовател , в него введены два коммутатора, блок ключевых элементов, индикатор фазы и генератор тактовых импульсов, а основна  вторична  обмотка вьтолнена с отводом в средней точке, выход генератора тактовых импульсов соединен с тактовым входом логического блока, одни управл ющие выходы которого соединены с соответствующими входами блока ключевых элементов, выходы которого соединены с отводамиосновной вторичной обмотки трансформатора напр жени , начало и конец которой соединены соответственно с первыми и вторыми входами первого и второго коммутаторов, третьи входы коммутаторов соединены с неподвижными крайними пластинами емкостного датчика, подвижна  средн   пластина которого соединена спервым входом индикатора фазы, выход индикатора фазы соединен с управл ющим входом логического бло- . ка, другие управл ющие выходы которого соединены с четвертыми входами соответствующих коммутаторов, второй вход индикатора фазы соединен с началом дополнительной вторичной обмотки трансформатора напр жени , конец которой и отвод средней точки основной . вторичной обмотки трансформатора напр жени  подключены к общей шине. 2. Преобразователь по п.1, о т - S личающийс  тем, что логический блок содержит группы элементов И, группы элементов ИЛИ, элементы И, триггеры разр дов и знака, регистр сдвига с (К.+2) выходами и инэертор , выход которого соединен с первыми входами первого, второго элементов И и первой группой элементов И, выходы которых соединены с первыми входами первой группы элементов ИЛИ, выходы которых соединены с первыми входами триггеров разр дов, первые выходы триггеров разр дов соединены с первыми входами второй группы элементов ИЛИ, выходы которой и вторые выходы триггеров разр дов  вл ютс  одними управл ющими выходами логического блока, тактовый вход логического блока соединен с входом инвертора, с первыми входами второй группы элементов И и третьего элемента И и входом регистра сдвига, первый выход регистра сдвига соединен с вторыми входами второй группы элементов ИЛИ

Description

и вторым входом первого элемента И, выход которого соединен с первым входом триггера знака, выходы триггера знака  вл ютс  другими управл ющими выходами логического блока, управл ющий вход логического блока соединен с третьим входом первого элемента И и вторыми входами первой группы элементов И,К следующих выходов регистра сдвига соединены с третьими входами первой группы элементов И, вторыми входами второй группы элементов И, вг.гходыкоторых соединены с вторыми входами триггеров разр дов, вторые выходы триггеров разр дов соединены с первыми входами третьей .группы элементов И, последний выход регистра сдвига соединен с вторыми входа .ми второго и третьего элементов И, выход третьего элемента И соединен с вторыми входами третьей группы элементов И, а выход второго элемента И соединен с вторыми входами первой группы элементов ИЛИ и триггером знака.

1

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в технике линейных и угловьк измерений при сейсмических исследовани х.

Известен преобразователь пере.мещени , содержащий емкостно-чувствительные элементы, высокочастотный генератор , соединенный с входом порогового устройства LIJ .

Однако известный преобразователь не обладает высокой точностью.

Наиболее близким техническим решением к предлагаемому  вл етс  кодирующий преобразователь перемещени , содержащий трансформатор напр жени  с первичной, основной вторичной и дополнительной вторичной обмотками и емкостной датчик с переменным зазором , причем основна  вторична  обмотка выполнена с отводами, а емкостный датчик с переменным зазором выполнен с двум  крайними и одной средней пластинами; подстроечные конденсаторы, логический блок, включающий фазочувствительные детекторы и элементы НЕ и И, причем трансформатор напр жени  соединен с емкостным датчиком по мостовой схеме, каждый отвод трансформатора напр жени  через соответствующий подстроечный конденсатор соединен со средней пластиной емкостного датчика, крайние пластины которого соединены с началом и концом основной вторичной обмотки трансформатора напр жени  2J.

Недостатками известного преобразовател   вл ютс  низка  точность из-за нелинейности выходного кппа or измер емого перемещени  и вли ни  внешни возмущающих факторов на параметры построечных конденсаторов и сложна  конструкци , обусловленна  тем. Что число отводов основной вторичной обмотки трансформатора напр жени , колчество подстроечных конденсаторов, фазочувствительных детекторов и логических элементов возрастает пр мо пропорционально числу градаций преобразовател  измер емого перемещени  в цифровой код.

Цель изобретение - повьпиение точности и упрощение кодирующего преобразовател  перемещени .

Поставленна  цель достигаетс  тем, что в кодирующий преобразователь перемещени , содержащий трансформатор напр жени , включающий основную вторичную отмотку с отводами и дополнительную вторичную обмотку, емкостный датчик с неподвижными крайними и подвижной средней пластинами и логический блок, введены два коммутатора, блок ключевых элементов, индикатор фазы и генератор тактовых импульсов, а основна  вторична  обмотка вьтолнена с отводом в средней точке, выход генератора тактовых импульсов соединен с тактовым входом логического бло ка, одни управл ющие выходы которого соединены с соответствующими входами блока ключевых элементов, выходы которого соединены с отводами основной вторичной обмотки-трансформатора напр жени , начало и конец которой соединены соответственно с первыми и вторыми входами первого и второго коммутаторов, третьи входы коммутаторов соединены с неподвижными крайними пластиками емкостного датчика, подвижна  средн   пласти а которого соединена с первым входом индикатора фазы, выход индикатора фазы соединен с управл ющим входом логического блока , другие управл ющие выходы которого соединены с четвертыми входами соответствующих коммутаторов, второй вход индикатора фазы соединен с началом дополнительной вторичной обмотки трансформатора напр жени , конец кото ,рой и отвод средней точки основной вторичной обмотки трансформатора напр жени  подключены к общей шине.

Логический .блок содержит группы элементов И, группы элементов ИЛИ, элементы И, триггеры разр дов и знака , регистр сдвига с (К+2) выходами и инвертор, выход которого соединен с первыми входами первого, второго элементов И и первой группой элементов И, выходы которых соединены с первыми входами первой группы элементов ИЛИ, выходы которых соединены с первыми входами триггеров разр дов, первые выходы триггеров разр дов соединены с первьгми входами второй группы элементов ИЛИ, выходы которой и вторые выходы триггеров разр дов  вл ютс  одними управл ющими выходами логического блока, тактовый вход логического блока соединен с входом инвертора , с первыми входами второй группы элементов И и третьего элемента И и входом регистра сдвига, первый выход регистра сдвига соединен с вторыми входами второй группы элементов ИЛИ и вторым входом первого элемента И, выход которого соединен с первым входом триггера знака, выходы триггера знака  вл ютс  другими управл юпщми выходами логического блока, управл ющий вход логического блока соединен с третьим входом первого элемента И и вторыми входами первой группы элементов И, к. следующих выходов регистра сдвига соединены с третьими входами первой группы элементов И, вторыми входами второй группы элементов И, выходы которых соединены с вторыми входами триггеров разр дов, вторые выходы триггеров разр дов соединены с первыми входами третьей Труп пы элементов И, последний выход регистра сдвига соединен с вторыми входами второго и третьего элементов И, выход третьего элемента И соединен с вторыми входами третьей группы элементов И, а выход второго элемента И соединен с вторыми входами первой группы элементов ИЛИ и триггером знака.

На чертеже приведена функциональна  схема кодирующего преобразовател  перемещени .

Преобразователь содержит трансформатор 1 напр жени  с первичной 2, ос новной вторичной 3 и дополнительной вторичной 4 обмотками, емкостной датчик 5 с неподвижными крайними 6 и 7 и подвижной средней 8 пластинами, коммутатор 9, блок 10 ключевых эле5 ментов, электронные ключевые элементы 11-1 - 11-К - 11-2-К, коммутатор 12, индикатор 13 фазы, генератор 14 тактовых импульсов, логический блок 15, включающий элементы ИЛИ 16-1 0 16-К, триггера 17-1 - 17-К разр дов, триггер 18 знака, элементы И 19-1 19-К , элемент И 20, элементы ИЛИ 21-1 - 21-К, элементы И 22-1 - 22-К, элемент И 23, элементы И 24-1 - 24-К,

элемент И 25, инвертор 26, регистр 27 сдвига, общую шину 28.

Основна  вторична  обмотка 3 трансформатора 1 напр жени  предназначена дл  выработки напр жени , уравновещи0 вающего напр жение на подвижной средней пластине 8 емкостного датчика 5. Она вьтолнена со средней точкой, подключенной к общей шине 28, причем верхн   и нижн   половины обмотки состо т

из согласно включенных секций, заключенных между каждыми двум  соседними отводами.

Блок 10 ключевых элементов с электронными ключевьгми элементами 11 пред0 назначен дл  управлени  числом включенных секций соответственно верхней и нижней полуобмоток OCHOBHOFI вторичной обмотки 3.

Коммутаторы 9 и 12 предназначены дл  подключени  конца и начала основной вторичной обмотки- 3 соответственно к неподвижным крайним пластинаг 6 и 7 емкостного датчика 5 или наоборот , в зависимости от знака текущего эначенк  измер емого перемещени  . /

Индикатор 13 фазы предназначен дл  определени  сдвига фаз напр жени  на подвижной средней пластине 8 емкостного датчика 5 относительно напр жени  дополнительной вторичной обмотки 4 на 180 . Генератор 14 тактовых импульсов используетс  дл  выборки частоты следовани  импульсов. Инвертор 26 логического блока предназначен дл  формировани  временной задержки, необходимой дл  око чани  переходных процессов, возникаю щих при коммутации секций основной вторичной обмотки 3 трансформатора 1 напр жени . Триггер 18 знака необходим дл  управлени  коммутаторами 9 и 12 и формировани  результата измерени  зн ка текущего значени  измер емого перемещени . Триггеры 17 разр дов, элементы И 19, 20 23, 24, 2.5, элементы ИЛИ 16 и 21, и регистр 27 сдвига предназначены дл  управлени  процессом формировани  цифрового кода текущего значени  измер емого перемещени . Элементы И 22 служат дл  разрешени  считывани  цифрового кода резуль тата преобразовани  текущего значени измер емого перемещени . Уравновешивагощее напр жениеформируетс  противофазной коммутацией электронных ключевых элементов 11, шунтирующих соответствующие секции верхних и нижних половин основной вторичной обмотки 3. Определение . знака перемещени  при этом осуществл етс  в первом такте Каждого цикла . измерени  подключением всей основной вторичной обмотки к неподвижным край ним пластинам 6 и 7 емкостного датчика 5 и сравнением фазы напр жени  на подвижной средней пластине 8 емкостного датчика 5 с фазой напр жени  на дополнительной вторичной обмотке 4. Считывание результатов преобразовани  осуществл етс  в последнем такте каждого цикла преобразовани . Число секций как в верхней, так и в нижней полуобмотках основной вторичг ной обмотки 3 выбираетс  равным требуемому числу разр дов цифрового преобразовани , а соотношение витков секций в каждой полуобмотке выбираетс  в зависимости от прин того мето да кодировани . Работа кодирующего преобразовател  перемещени  основана на преобразо вании измер емого перемещени  в напр жение на подвижной средней пластине 8 емкостного датчика 5 с дискретным уравновещиванием этого напр жени  с помощью напр жени  на основной вторичной обмотке трансформатора напр жени  при выполнении услови  посто нства суммы напр жени  ее верхней и- нижней полуобмоток. Кодирующий преобразователь перемещени  работает следующим образом. В исходном состо нии все триггеры 17 разр дов и триггер 18 знака устанавливаютс  в состо ние логического О на пр мых выходах и в состо ние логической 1 на инверс .ных выходах, электронные ключевые элементы 11-1 - 11-К разомкнуты, а электронные ключевые элементы 11-(К+1) - 11-2К замкнуты, коммутатор 9 подключает конец основной вторичной обмотки 3 к неподвижной крайней пластине 6 емкостного датчика 5, а коммутатор 12 подключает начало основной вторичной обмотки 3 к неподвижной крайней пластине 7 емкостного датчика 5, регистр 27 сдвига устанавливаетс  в состо ние логической 1 на последнем выходе и в состо ние логического О на остальных выходах. С приходом первого тактового импульса с генератора 14 тактовых импульсов в логический блок 15 на первом выходе регистра 27 сдвига по вл етс  логическа  1, все остальные выходы имеют состо ние логического О. Сигнал с первого выхода регистра 27 сдвига поступает на первые входы элементов ИЛИ 16, с .выхода которых поступает на управл ющие входы электронных ключевых элементов 11-(К+1) 11-2К блока 10 ключевых элементов и размыкает их. Таким образом, к неподвижным крайним пластинам 6 и, 7 емкостного датчика 5 подключена вс  . основна  вторична  обмотка 3 на врем  действи  сигнала с первого выхода регистра 27 сдвига. После окончани  первого импульса с генератора 14 тактовых импульсов на выходе инвертора 26 формируетс  импульс, который дновременно с импульсом на первом ыходе регистра 27 сдвига подаетс  соответственно на второй и третий входы элемента И 25, на первый вход которого подаетс  сигнал с выхода индикатора 13 фазы. Если на выходе индикатора 13 фазы логический О, то выход элемента И 25, подключенный к первому входу триггера 18 знака, не измен ет состо ни  триггера 18 знака и коммутаторы 9 и 12 - в исходном состо нии. При этом на знаковом выходе преобразовател  (пр мом выходе триггера 18 знака) логический О, что соответствует знаку V измер емого перемещени  и указывает на то, что средн   пластина 8 емкостного датчика 5 находитс  вьше среднего положени . Если на выходе индикаторы 13 фазы логическа  1 (фаза напр жени  на средней пластине 8 емкостного датчика 5 и фаза напр жени  на дополнитель ной вторичной обмотке 4 имеют сдвиг 180 ), то на выходе элемента И 25 по вл етс  логическа  1 и измен ет состо ние триггера 18 знака на противоположное . Коммутатор 9 подключает начало основной вторичной обмотки 3 к крайней пластине 6 емкостного датчи ка 5, а коммутатор 12 подключает конец основной вторичной обмотки 3 к крайней пластине 7 емкостного датчика 5. На знаковом выходе преобразовател  по вл етс  логическа  1, что соответствует знаку - измер емого перемещени . При этом средн   пластина 8 емкостного датчика 5 находитс  ниже среднего положени . На этом первый такт преобразовани  - определ ние знака-заканчиваетс  и знак на вы ходе преобразовател  сохран етс  в течение всего цикла преобразовани , С приходом второго тактового импульса с генератора 14 тактовых импульсов логическа  1 по вл етс  на втором выходе регистра 27 сдвига (остальные выходы регистра 27 сдвига имеют состо ние логического О), ко торый через элемент И 19-1 устанавливает триггер 17-1 первого разр да в состо ние логической 1 на пр мом выходе и в состо ние логического О на инверсном выходе. Триггеры 17-2 17-К остальных разр дов остаютс  в исходном состо нии. При этом импульсом -логической 1 через элемент ИЛИ 16-1 разквыкаетс  первьм электрои ный ключевой элемент- 11-(К+1) блока 10 ключевых элементов. Одновременно замыкаетс  первый электронный клю .чевой элемент 11-1 блока 10 ключевых элементов, подключенный к инверсному выходу триггера 17-1 первого разр да . Все электронные ключевые -элеме ты 11-(К+2) - 11-2К блока 10 ключевы элементов оказьшаютс  в замкнутом состо нии, а все электронные ключевые элементы 11-2К - 11-К блока 10 ключевых элементов - в разомкнутом 10 8 состо нии. При этом в нижйей полуобмотке основной вторичной обмотки 3 включена только перва  секци , соответствующа  первому старшему разр ду уравновешивающего напр жени  U а в верхней полуобмотке основной вторичной обмотки 3 включены все секции, кроме первой (старшего разр да). После окончани  второго тактового импульса производитс  сравнение напр жени  УЫ с напр жением Ujr на средней пластине 8 емкостного датчика 5. Если Uu,U2 т.е. напр жени  старшего разр да уравновешивающего напр жени  недостаточно дл  уравновешивани  напр з1Сени  Un то на выходе индикатора 13 фазы в момент окончани  второго тактового импульса устанавливаетс  логический О и триггер 17-1 первого разр да остаетс  в состо нии логической 1 на пр мом выходе (логического О на инверсном выходе) на прот жении всего цикла преобразовани . Если Uu VUrt, т.е. напр жение первого старшего разр да уравновешивающего напр жени  больше требуемого значени  уравновешивакмцего напр жени , то на выходе индикатора 13 фазы в момент окончани  второго тактового импульса устанавливаетс  логическа  1, котора  через элемент И 24-1 и элемент ИЛИ 21-1 устанавливает триггер I7-I первого раз;р да в состо ние логического О на пр мом выходе и в состо ние логической 1 на инверсном выходе и через элемент ИЛИ 16-1 замыкает первый электронный ключевой элемент И-(К+1) блока 10 ключевых элементов. Одновременно первый электронный ключевой элемент 11-1 блока 10 клкгчевьос элементов размыкаетс . С приходом третьего тактового импульса с генератора 14 тактовых импульсов логическа  1 по вл етс  на третьем выходе регистра 27 сдвига, - и с помощью триггера 17-2 второго разр да размыкает второй электронный ключевой элемент 11-(К-ь2) блока 10 ключевых элементов и замыкает второй электронный ключевой элемент 11-2. .При этомв нижней полуобмотке основной вторичной обмотки 3 включаетс  втора  секци , соответствующа  второму разр ду уравновешивающего напр жга в верхней полуобмотке основной вторичной обмотки 3 отключаетс  (закорачиваетс ) втора  секци .

Поэтому с приходом третьего тактового импульса управновешивающее напр жение в нижней полуобмотке равно ,,

где а и а- - переключательные коэффициенты , которые могут принимать значени  О или 1.

Коэффициент а был определен посл второго тактового импульса, причем соответствует включенному состо нию первой Секции нижней полуобмоки (триггер 17-1 первого разр да находитс  в состо нии логической 1 на пр мом выходе), а,0 соответствуе выключенному состо нию первой секции нижней полуобмотки (триггер 17-1 первого разр да находитс  в состо нии логического О на пр мом выходе). В момент окончани  третьего тактового импульса, если a,,Ui, то на выходе индикатор 13 фазы устанавливаетс  логический О триггер 17-2 второго разр да остаетс  в состо нии логической 1 на пр мом выходе, т.е а2 1, а если a,U(j, +ayVif V2 то на выходе индикатор 13 фазы устанавливаетс  логическа  Г и триггер 17-2 второго разр да устанавливаетс  в состо ние логического О на пр мом выходе, т.е. а- становитс  равным нуГ1Ю .

Аналогично, с приходом каждого очередного тактового импульса состо ние логической 1 на пр мом выходе устанавливаетс  в соответствующем триггере 17 разр да, а после окончани  очередного тактового импульса в зависимости от состо ни  на выходе индикатора 13 фазы соответствующий

триггер остаетс  в этом состо нии или переходит в инверсное состо ние. При этом соответствующие коэффициенты ., , где i - номер тактового импульса в данном цикле преобразовани , принимают соответственно значение 1 или О.

Таким образом, после окончани  предпоследнего тактового импульса данного цикла преобразовани  процесс формировани  уравновешивающего напр жени  завершаетс  и уравновешиваемое напр жение Uj преобразуетс  в цифровой код NU равный

m

NO 51 ajU j.i

где j - номер разр да; m - число разр дов.

с приходом последнего тактового импульса данного цикла преобразовани  на последнем выходе регистра 27 сдвига по вл етс  логическа  1, элементы И 22 через элемент И 20 открываютс  и цифровой код уравновешивающего напр жени  N, через элементы И 22, а также код знака с пр мого выхода триггера 18 знака подаютс  на вы ход преобразовател . В момент окончани  последнего тактового импульса на выходе инвертора 2 по вл етс  логическа  1, котора  через элемент И 23 и элементы ИЛИ 21-1 - 21-К устанавливает триггер 18 знака и все триггеры

17-1 - 17-К разр дов в исходное состо ние . На этом цикл преобразовани  заканчиваетс .

Экономический эффект от использовани  предлагаемого кодирующего преобразовател  перемещени  определ етс  его техническими преимуществами.

Claims (2)

1. . 1. КОДИРУЮЩИЙ ПРЕОБРАЗОВАТЕЛЬ ПЕРЕМЕЩЕНИЯ, содержащий трансформатор напряжения, включающий основную вторичную обмотку с отводами и дополнительную вторичную обмотку, ем-. костный датчик с неподвижными крайними и подвижной средней пластинами и логический блок, отличающий с я тем, что, с целью повышения точности -и упрощения преобразователя, в него введены два коммутатора, блок ключевых элементов, индикатор фазы и генератор тактовых импульсов, а основная вторичная обмотка выполнена с отводом в средней точке, выход генератора тактовых импульсов соединен с тактовым входом логического блока, одни управляющие выходы которого соединены с соответствующими входами блока ключевых элементов, выходы которого соединены с отводами· основной вторичной обмотки трансформатора напряжения, начало и конец которой соединены соответственно с первыми и вторыми входами первого и второго коммутаторов, третьи входы комму таторов соединены с неподвижными крайними пластинами емкостного датчика, подвижная средняя пластина которого соединена с первым входом индикатора фазы, выход индикатора фазы соединен с управляющим входом логического блока, другие управляющие выходы которого соединены с четвертыми входами соответствующих коммутаторов, второй вход индикатора фазы соединен с началом дополнительной вторичной обмотки трансформатора напряжения, конец которой и отвод средней точки основной _ вторичной обмотки трансформатора напряжения подключены к общей шине.

   Q
2. 2. Преобразователь по п.1, от- © пинающийся тем, что логический блок содержит группы элементов И, группы элементов ИЛИ, элементы И, триггеры разрядов й знака, регистр сдвига с (К+2) выходами и инвертор, выход которого соединен с первыми входами первого, второго элементов И и первой группой элементов И, выходы которых соединены с первыми входами первой группы элементов ИЛИ, выходы которых соединены с первыми входами триггеров разрядов, первые выходы триггеров разрядов соединены с первыми входами второй группы элементов ИЛИ, выходы которой и вторые выходы триггеров разрядов являются одними управляющими выходами логического блока, тактовый вход логического блока соединен с входом инвертора, с первыми входами второй группы элементов И и третьего элемента И и входом регистра сдвига, первый выход регистра сдвига соединен с вторыми входами второй группы элементов ИЛИ

   И, и вторым входом первого элемента выход которого соединен с первым входом триггера знака, выходы триггера знака являются другими управляющими выходами логического блока, управляющий вход логического блока соединен с третьим входом первого элемента И и вторыми входами первой группы элементов И,К следующих выходов регистра сдвига соединены с третьими входами первой группы элементов И, вторыми входами второй группы эле ментов И, выходы'которых соединены С вторыми входами триггеров разрядов, 'вторые выходы триггеров разрядов соединены с первыми входами третьей труп пы элементов И, последний выход регистра сдвига соединен с вторыми входа,ми второго и третьего элементов И, выход третьего элемента И соединен с вторыми входами третьей группы элементов И, а выход второго элемента И соединен с вторыми входами первой группы элементов ИЛИ и триггером знака.