SU868640A1 - Цифровой измеритель симметричных составл ющих трехфазной сети - Google Patents

Description

1

Изобретение относитс  к контролю качества электроэнергии трехфазных сетей переменного тока.

Известно цифровое устройство дл  измерени  симметричных составл ющих трехфазной системы переменных напр жений , содержащее пересчетный блок, преобразователь аналог-код, множительное устройство, реверсивный счетчик , пороговое устройство, фазосдвигающее устройство, различитель пол рности , переключатель фаз, регистрирующее устройство ГП.

Недостаток устройства - низкое быстродействие, так как в нем используетс  поисковый метод измерени  амплитуд симметричных составл ющих.

Наиболее близким к предлагаемому изобретению по технической сущности  вл етс  цифровой измеритель симметричных составл ющих трехфазной сети, содержащий коммутатор фаз, преобразователь аналог-код, блок управлени , множительные устройства, задатчик кодов , реверсивные счетчики, определитель знака, блок изменени  фазы на 120 , квадратор, регистрирующее устройство , устройство делени , нульорган Г2.3.

Недостаток данного измерител  ограниченный верхний диапазон частоты и сложна  аппаратурна  реализаци . Ограничение верхнего диапазона частог обусловлено тем, что в измерителе

10 в промежутках между моментами дискретизации необходимо производить перестройку задатчика кодов и выполнение операции умножени .

Целью изобретени   вл етс  расщи15 рение функциональных возможностей.

Поставленна  цель достигаетс  тем, что в цифровой измеритель симметричных составл ющих трехфазной сети; содержа .щий последовательно соединенные

Ю коммутаторфаз, аналого-цифровой преобразователь , блок пам ти и блок вычислени , а также блок управлени , умножитель частоты и счетчик, причем три входа устройства соединены с трем  входами коммутатора фаз, первый вход соединен с первым входом блока управлени , HepBwvi выход которого соединен с четвертым входом коммутатора фаз, второй выход блока управлени  соединен со вторым входом блока пам ти, введены дешифраторы, элемент И и тригтер, причем первый .вход блока управлени  соединен с умножителем частоты, выход которого через элемент И, счетчик соединен с дешифратором, выход которого соединен с аналого-цифровым преобразова телем, третий выход блока управлени  соединен со вторым входом дешифратора и первым входом трипера, выход которого сединен с другим входом элемента И, второй выход счетчика соединен со вторым входом триггера и вторь М входом блока управлени . На чертеже приведена структурна  схема измерител . Измеритель содержит коммутатор 1 фаз, блок 2 управлени , умножитель 3 частоты, аналого-цифровой преобразователь 4, элемент И 5, триггер 6, счетчик 7, де1цифратор 8, блок 9 пам  ти и блок 10 вычислени . Измеритель работает следующим образом . В исходном состо нии через коммут тор 1 на вход аналого-цифрового преобразовател  подаетс  фазное .«апр же ние Уд. Это же нап|  жение поступает на первый вход блока 2 управлени  и на вход умножител  3 частоты. Умножи тель 3 частоты служит дл  формировани  калиброванных по фазе меток (импульсов ) , цена делени  которых не за висит от частоты контролируемого напр жени . Эти метки используютс  дл  задани  моментов измерени  выброчных Мгновенных значений фазных напр жений . Если выбрать моменты дискретиза ции кратные 30°, то коэффициент умно жени  умножител  3 частоты целесообразно выбирать равным 1.2. Тогда каждый выходной импульс умножител  3 бу дет соответствовать2 М 90°входного напр жени  на любой частоте. Импульсы с выхода умножител  3 частоты поступают на информационный вход элемента И 5, который в исходном состо  1ти закрыт по управл ющему входу потенциалом триггера 6. В момент време ни, соответствующийыt О, блок 2 управлени  формирует сигнал, который поступает на триггер 6 и управл ющий 04 вход дешифратора 8. Триггер 6 измен ет свое состо ние на противоположное и подготавливает к работе по управл ющему входу элемента И 5, Импульсы , с умножител  3 частоты через элемент И 5 поступают на счетчик 7 Дешифратор 8 служит дл  формировани  на своем выходе управл ющих сигналов дл  запуска аналого-цифрового преобразовател  4, Эти управл ющие сигналы формируютс  при поступлении на счетчик 7 определенного количества импульсов с умножител  3 частоты. Так первый управл ющий сигнал,, соответстввк1щий Out О, формируетс  с приходом первого же импульса на счетчик 7. Дл  формировани  управл ющего сигнала в момент дискретизации ift 90 на счетчик 7 должно поступить 4 импульса, в момент дискретизации ш1 120° - п ть изч цульсов и т.д. и, наконец, в момент дискретизации lot ЗЗО - 12 импульсов, Поскольку дл  определени  сиьгметричных составл ющих необходимо одно значение напр жени  Уд при (vt - 90 (если начальную фазу напр жени  Уд выбирать равной нулю, т.е. моменты дискретизации ivt О прин ть совпадающими с переходом напр5икени  Уд через нуль) и шесть значений напр жений Uj и UcпpиuJt 0° 90, 120. 210, 240, 330°5 то дешифратор 8 имеет второй управл ющий вход, которым он подключен к третьему выходу блока 2 управлени . По этому входу дешифратор 8 настраиваетс  либо на формирование одного управл ющего сигнала npHUft 90° дл  напр жени  Уд, либо шести управл ющих сигналов при cut О, 90, 120, 210, 240, ЗЗО дл  напр жений У и У(. С поступлением каждого из управл ющих сигналов с выхода дешифратора 8 на управл ющей вход аналого-цифрового преобразовател  4 последний преобразует соответствующие мгновенные знaчe и  напр жени  на его входе в код, который записываетс  в блок пам ти 9. /Дл  напр жени  Уд управл ющий сигнал с выхода дешифратора 8 на запуск преобразовател  4 поступает только с приходом четвертого импульса на счетчик 7. С поступлением двенадцатого импульса счетчик 7 переполн етс  и на его выходе формируетс  сигнал, который подаетс  на единичный вход трит-гера 6 и на второй вход блока 2 управлени . Триггер 6 вочврашлетсн в

5

Claims (2)

1.Авторское свидетельство СССР № 676948, кл. G 01 R 29/16, 1978.

2.Авторское свидетельство СССР № 737882, кл. G 01 R 29/16, 1979 (прототип).