JPH0411772A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、絶縁膜で分離された複数の島状半導体単結晶
層を形成した半導体基板の表面を平坦化した基板で作製
した半導体装置に関するものである。

〈従来の技術〉 絶縁膜を形成した半導体基板上に非単結晶半導体薄膜を
形成し、続いてその半導体薄膜上をレーザ光ビーム、電
子ビーム等のエネルギービームを照射して走査する方法
で、基板をシード（種）とし非単結晶膜を単結晶半導体
薄膜にした絶縁層上の薄膜半導体〔薄膜Ｓ　ＯＩ　：　
Ｓｅｍ１ｃｏｎｄｕｃｔｏｒＯｎ　　Ｉｎ５ｕｌａｔｏ
ｒ　）は、素子を形成する領域を容易に絶縁膜でアイソ
レートできるので、複数のホトダイオードを直列接続し
た高電圧発生用太陽電池、ホ）ＭＯ８！Ｊレー、又は、
基板との接合容量の減小によシ高速化を図るデバイス等
の形成に適しておシ、多くの半導体メーカーで活発に研
究と開発が進められている。

以上のエネルギービームにレーザ光等を用いるＳｏｌ膜
では、膜厚が一定以上（例えば２μｍ程度）になると、
溶融−再結晶のとき大きい熱応力が発生して、再結晶化
した単結晶膜のクランクやスリップ等による結晶欠陥が
発生して良質な単結晶膜にならないという問題があまた
。

更に、Ｓｏｌ膜が厚くなると、その膜でのパタ−ユング
。アイソレートの工程でパターンの形状異常や寸法シフ
トが発生するという問題もあった。

以上から、特性よく作製できる薄いｓｏＩ膜を用いて、
例えば太陽電池を形成すると、光の吸収が充分できない
ので効率が悪くなシ、又高耐圧を必要とするデバイスは
作製が困難になるという問題がある。

以上のような問題を解消するためシリコン単結晶等の基
板表面の絶縁膜上に、薄い島状の単結晶ＳＯＩ膜を形成
した上、選択エピタキシャル法で上記のＳｏｌ膜上に単
結晶層を成長させて、厚い島状シリコン単結晶層を形成
する方法が開発されている。

〈発明が解決しようとする課題〉 しかしながら、以上で説明した方法で作製すると島状Ｓ
ＯＩ膜表直と絶縁膜とに段差が大きくなシ、各島にデバ
イスを形成し、続いて各島のデバイスを接続する金属薄
膜の形成とパターニングで配線を作製したとき、その配
線で断線を生じゃすく、信頼性が悪いことと、幅の狭い
配線が難しいという問題がある。

又、島と島の間のアイソレート幅も、島の厚さに応じて
広くなるため、アイソレートのための面積が大きくなシ
、コスト高になるという欠点があった。

本発明は、従来の厚い島状半導体単結晶膜を用いた半導
体装置の製造における問題点を解決し、信頼性が高く低
コストで製造できる半導体装置を提供することを目的と
している。

〈課題を解決するための手段〉 本発明では、基板表面の絶縁膜上に形成した複数の島状
の第１半導体薄膜上に選択的にエピタキシャル成長させ
て厚い島状単結晶層を形成し、それらの島状半導体層の
周囲に絶縁膜を形成した上その島状半導体層間に平坦化
埋込み層を形成して従来の問題を解決している。更に、
必要に応じて以上で説明した平坦化埋込み層を、基板の
単結晶半導体を結晶成長の種として成長させた選択エピ
タキシャル層を用いることもできる。

〈作　用〉 本発明による厚い島状の半導体単結晶層の間への平坦化
埋込み層の形成により、それらの島に形成したデバイス
間は、薄膜金属を用いて容易に配線を形成でき、微細な
配線の作製も可能となると共に、段差がなくなるため配
線の断線もなくなフ信頼性の高い半導体装置にすること
ができる。

又、上記の平坦化埋込み層を基板から成長させた選択エ
ピタキシャルの単結晶層にすることで、その埋込み層の
表面にも通常のデバイスを形成でき、無駄な面積を少な
くして高密度化を可能にすると共に、全体をほぼ単結晶
化することで熱歪などの問題も解消することができる。

〈実施例〉 以下、本発明の実施例を図面を参照しながら説明する。

第１実施例 第１図に示したのは、本発明の第１実施例の構拡大断面
図で示している。

第１実施例は、シリコン単結晶基板１表面の絶縁膜２上
に形成した島状半導体単結晶膜７の間の平坦化埋め込み
層１ｏを多結晶シリコンにしたものである。

この第１実施例の作製では、第２図に示したように表面
が（１００）のシリコン単結晶基板１の表面に、熱酸化
又はＣＶＤ法による５ｉ０２膜２を形成し、その５ｉＯ
ｚ膜２に複数のドツト状開口部５を設けた上、ｎ型シリ
コンの非単結晶膜８を膜厚約０．５μｍに、続いて５ｉ
ｎ２表面保護膜４を約０５μｍの厚さに、それぞれ低温
気相成長法で形成している。次に、第１図の左端に示し
たレーザ光ビームの照射を、基板１の表面を矢印の方向
に走査させて、レーザ光ビーム照射により、非単結晶薄
膜８を溶融・固化させるとき開口部５から基板１に接触
し、基板１をシード（種）として、結晶方位を揃えた良
好な単結晶薄膜６にしている。

次に、Ｓｉｎｇ膜４を工７チングで除去し、単結晶薄膜
６をホトエツチング技術を用いた選択工ンチングで所定
の島状パターンに形成する。

この島状単結晶薄膜６の上に、５ｉＨ２Ｃノ２系ガス等
を８５０℃〜９５０℃程度で熱分解させた選択エピタキ
シャル成長によシ厚さ５〜８０μ調のｎ型シリコン単結
晶層７を形成した状態を第８図に示した。なおこの図で
開口部５上に不要なシリコンがエピタキシャル成長しな
いよう、５ｉ０２膜８で被覆している。

次に、第４図に示したように、単結晶層７上にＣＶＤ法
によ、９ＳｉＯ，の絶縁膜９を形成して被覆し、それら
の絶縁膜９上にＳ　Ｉ　ＨＪガス等を用いた平坦化層形
成用のシリコン多結晶層１０を堆積している。

続いて、ラッピング又はポリッシング等のメカニカルな
研磨と化学的な方法にょシ、多結晶層１０、絶縁膜９及
び単結晶層７の表面部分を順次除去することで表面を平
坦にすると共に、島状の単結晶層７は絶縁膜でアイソレ
ートされ、その島７と島７の間をシリコン多結晶層で埋
めた構成の半導体基板が得られる（第５図）。

以上のように作製した半導体基板に、通常の半導体デバ
イス、又は、集積回路の製造方法を用いて集積化した半
導体装置を作製するが、第１図に示したのは、５ｉ０２
の絶縁膜１１．ｐ型拡散層１２、Ａノ膜による配線１３
を形成し、容品７に１個ずつ形成したホトダイオードを
所定の個数直列接続した高電圧形のホトダイオードの例
である。

以上で説明した第１実施例ではシリコン多結晶を平坦化
埋め込み層にした基板を用いた例で説明したが、本発明
は以上の実施例で限定されるものでなく、平坦化層を形
成する前に各島状単結晶層にデバイスを形成した後、平
坦化埋込み層としてガラスやエポキシ樹脂等無機又は有
機材料で平坦化した上、配線を作製して容品のデバイス
を接続するなどの変形実施は容易に考えられる。

以上で説明した第１実施例によっても、平坦化埋込み層
の形成で、段差の問題が解消され配線の断線がなくなシ
、信頼性の高い半導体装置が得られることが分る。

第２実施例 本発明の第２実施例の製造工程を示した一部拡大断面図
が第６図から第９図である。本実施例では、前記の第１
実施例の多結晶の平坦化埋込み層を、単結晶層で形成し
て、その単結晶埋込み層の表面にもデバイスを形成する
ことで、基板の有効利用を図る例である。

この第２実施例では、ホ）ＭＯＳリレーが、オフ時間短
縮回路と高電圧出力型ホトダイオードで構成される場合
について説明する。

第２実施例に於ても、第１実施例と同じようにｎ型（１
００）シリコン単結晶基板１４表面に形成した５ｉ０２
膜１５とシリコン単結晶薄膜１６を、島状構成になるよ
うエツチングでパターン化した上、５ｉ−Ｎ＠１７をＣ
ＶＤ法の膜とＲＩＥ法の選択的エツチングでパターン化
して基板１４シリコン単結晶薄膜１６に選択エピタキシ
ャルでｎ型シリコン単結晶層１８を５〜ＢＯｐｗｘの厚
さに形成し、その表面を熱酸化法で５ｉＯｚ膜１９にし
たのが第７図である。

次に、ＣＨＦ、系ガヌを用いたＲＩＥ法の選択的エツチ
ングで、島状シリコン単結晶の間に露出していた５ｉ−
Ｎ膜１７を除去して、露出した基板１４の上に、再び選
択エピタキシセルによ、９ｎ型シリコン単結晶層２０を
成長させて平坦化埋込み層を形成した。

以上のように単結晶層２０も形成した基板１４の表面を
、ラッピングやポリソング等の機械的な方法や化学的工
・チングなどにより平滑にし、第８図に示したように絶
縁膜でアイソレートした薄膜１６から成長した島状シリ
コン単結晶層１８と基板から成長させた単結晶２０など
で表面を形成した基板にした。

以上の基板に、通常の集積回路の製造法による５ｉ０２
等の絶縁＠２１、ゲート絶縁＠２２、ポリシリコンゲー
ト電極２３．５ｉ０２などの保護絶縁膜及びｐ全拡散層
２５などで構成したｐ型ＭＯ８−Ｔｒと、ｐ型拡散層２
６で形成されるホトダイオード、及び、回路を形成する
ためのｐ型拡散層２７の抵抗、Ａノ膜２８による配線な
どを形成して、第９図にその一部を示したホ）ＭＯＳリ
レーを作製した。この第９図に示したように島状シリコ
ン単結晶層１８にはホトダイオードを形成し、それらを
直列に複数接続して高電圧ホトダイオードアレイを形成
すると共に、シリコン単結晶層２０に形成したＴｒや抵
抗の回路部品を接続してオフ時間短縮回路などを形成す
ることで目的の半導体装置を構成した。

以上の第２実施例では、平坦化層を単結晶層で形成した
。従−て島の周囲の段差がなく配線の信頼性を向上させ
ると共に、平坦化単結晶層２ｏの表面にもデバイスを形
成でき、基板の有効利用ができた。

以上の、第１及び第２の実施例ではホ）ＭＯＳリレー等
を構成するホトダイオードアレイを主として、それらを
作製する方法を説明した。しかし本発明の絶縁膜で完全
にアイソレートされた島状単結晶層及びそれらの島の間
の平坦化層との構成、更には、平坦化層も単結晶層で構
成することでその上に通常素子も形成でき、かつ微細な
配線も容易に作製できることから、他の高耐圧デバイス
やスマートパワーＩＣ等種々のデバイスに利用できるこ
とが分る。

又、以上の実施例ではシリコン半導体で説明したが、本
発明はシリコンに限定するものでなく、その作製条件を
変更すればＧｅ又はＧａＡｓ等の半導体を用いることも
できる。

ぐ発明の効果〉 本発明の表面に絶縁膜を形成した半導体基板の上に島状
に形成した単結晶薄膜を選択エピタキシャルで厚くし、
その厚くした島の間に平坦化埋め込み層を形成した構成
は、高耐圧素子が形成できかつ段差のない配線が形成で
き、微細配線の作製も可能になった。

更に、平坦化埋込層を単結晶で形成することでその単結
晶平坦化埋込層の表面にもデバイスの形成を行えるので
高集積化が可能になシ、基板の有効活用を図ることがで
きる。

【図面の簡単な説明】

第１図は本発明の半導体装置の第１実施例を示す一部拡
大断面図、第２図乃至第５図は第１実施例の半導体装置
の製造工程を示す一部拡大断面図、第６図乃至第９図は
本発明の第２実施例の半導体装置の製造工程を示す一部
拡大断面図である。 １．１４・・・シリコン単結晶基板、 ２゜４．８．９．１１．１５．　！？、　１９．２１゜
２２．２４・・・絶縁膜、 ８・・・シリコン非単結晶膜、　５・・・開口部、６．
１６・・・シリコン単結晶薄膜、 ７．１８・・・シリコン単結晶層（エピタキシャル層）
、１０・・シリコン多結晶埋込み層、 １２．２５，２６．２７・・・拡散層、１８．２８・・
・配線、 ２０・・・単結晶埋込み層〔エピタキシャル層）、２８
・・・ポリシリコン膜。

Claims (1)

1. 【特許請求の範囲】 １、半導体基板表面上に、複数の基板から絶縁膜により
   電気的に絶縁された単結晶薄膜層とエピタキシャル層を
   積層した島状半導体層と、前記島状半導体層の間の平坦
   化埋込み層とが形成された基板を用いて作製したことを
   特徴とする半導体装置。 ２、前記平坦化埋込み層が、前記半導体基板表面からの
   エピタキシャル成長半導体層であることを特徴とする請
   求項１記載の半導体装置。