JPH04117722A - プルダウン付入力回路 - Google Patents
プルダウン付入力回路Info
- Publication number
- JPH04117722A JPH04117722A JP2236444A JP23644490A JPH04117722A JP H04117722 A JPH04117722 A JP H04117722A JP 2236444 A JP2236444 A JP 2236444A JP 23644490 A JP23644490 A JP 23644490A JP H04117722 A JPH04117722 A JP H04117722A
- Authority
- JP
- Japan
- Prior art keywords
- pull
- mosfet
- input circuit
- power supply
- depletion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 3
- 230000005669 field effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、半導体集積回路におけるプルダウン付入力回
路に関する。
路に関する。
[従来の技術]
従来のプルダウン付入力回路のプルダウン用MOSFE
Tは、第2図に示されるようにエンハンスメント型MO
SFETであった。
Tは、第2図に示されるようにエンハンスメント型MO
SFETであった。
[発明が解決しようとする課題]
従来のプルダウン付入力回路は前述したようにプルダウ
ン用MOSFETがエンハンスメント型M OS F
E Tで形成されている為、電源電圧によりプルダウン
用MO3FETを流れる電流が変化するという問題点を
有する。
ン用MOSFETがエンハンスメント型M OS F
E Tで形成されている為、電源電圧によりプルダウン
用MO3FETを流れる電流が変化するという問題点を
有する。
そこで本発明は従来のプルダウン付入力回路の問題点を
解決するもので、その目的とするところは、プルダウン
MOSFET′+流れる電流が1を源電圧に依存せず定
if流であるプルダウン付入力回路を提供するところに
ある。
解決するもので、その目的とするところは、プルダウン
MOSFET′+流れる電流が1を源電圧に依存せず定
if流であるプルダウン付入力回路を提供するところに
ある。
1課題を解決するだめの手段]
本発明のプルダウン付入力回路は、
a)MOSFETを用いた半導体集積回路において、
b)入力回路と、
C)前記入力回路内に設けられたプルダウン用λ/l0
SFETとからなり、 d)前記プルダウン用MOS F ETがデプリーショ
ン型MOSFETであることを特徴とする。
SFETとからなり、 d)前記プルダウン用MOS F ETがデプリーショ
ン型MOSFETであることを特徴とする。
[実 施 例]
本発明の第1の実施例として第1図にプルダウン付入力
回路の回路図を示す。
回路の回路図を示す。
第1図において101は入力回路であり、103は入力
回路101の入力端子であり、104は入力回路101
の出力端子である。
回路101の入力端子であり、104は入力回路101
の出力端子である。
102はデプリーションN型MOSFETであり、ソー
ス電極105とゲート電極106が■SSに接続し、ド
レイン電極107が入力端子103に接続してプルダウ
ン回路を形成している。
ス電極105とゲート電極106が■SSに接続し、ド
レイン電極107が入力端子103に接続してプルダウ
ン回路を形成している。
ここでデプリーションN型MOSFETのゲート電極1
06がVssに接続している為、ソース電極105とド
レイン電極107の間の電位差が、デプリーションN型
MO5FE7106のスレッショルド電圧以上になると
ソース・トレイン間を流れる電流は電tp電圧に依存せ
ず一定となる。
06がVssに接続している為、ソース電極105とド
レイン電極107の間の電位差が、デプリーションN型
MO5FE7106のスレッショルド電圧以上になると
ソース・トレイン間を流れる電流は電tp電圧に依存せ
ず一定となる。
このように第1図のようなプルダウン用M O5FET
にデプリーションN型M OS F E Tを用いる構
成により、プルタウン用MOSFETを流れる電流が電
源電圧に依存せず一定であるプルダウン付入力回路を作
成することが出来る。
にデプリーションN型M OS F E Tを用いる構
成により、プルタウン用MOSFETを流れる電流が電
源電圧に依存せず一定であるプルダウン付入力回路を作
成することが出来る。
[発明の効果]
以上述べたように、本発明によればプルダウン用M O
S F E Tをデプリーション型MOSFETにする
ことにより、プルダウン用λ40SFETを流れる電流
が電源電圧に依存せず一定であるプルダウン付入力回路
を得られるという効果がある。
S F E Tをデプリーション型MOSFETにする
ことにより、プルダウン用λ40SFETを流れる電流
が電源電圧に依存せず一定であるプルダウン付入力回路
を得られるという効果がある。
また、プルダウン用MOSFETのゲート電極の電位が
ソース電極の電源と同一であるため、パターンのレイア
ウトが容易で配線面積を縮小できるという効果もある。
ソース電極の電源と同一であるため、パターンのレイア
ウトが容易で配線面積を縮小できるという効果もある。
第1図は、本発明の第1の実施例を示すプルタウン付入
力回路の回路図である。 第2図は、従来例を示すプルタウン付入力回路の回路図
である。 101 、201 ・ 102 ・ 103. 104. 105. 106. 107. 203 ・ 206 ・ 207 ・ ・・入力回路 ・・デプリーションN型 05FET ・・エンハンスメントN型 05FET ・・入力端子 ・出力端子 ・・ソース電極 ・ ・ゲート電極 ・ ・ドレイン電極 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴 木 喜三部(他]名)茅 ユ 図
力回路の回路図である。 第2図は、従来例を示すプルタウン付入力回路の回路図
である。 101 、201 ・ 102 ・ 103. 104. 105. 106. 107. 203 ・ 206 ・ 207 ・ ・・入力回路 ・・デプリーションN型 05FET ・・エンハンスメントN型 05FET ・・入力端子 ・出力端子 ・・ソース電極 ・ ・ゲート電極 ・ ・ドレイン電極 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴 木 喜三部(他]名)茅 ユ 図
Claims (1)
- 【特許請求の範囲】 a)絶縁ゲート電界効果トランジスタ(以下、MOSF
ETと略す)を用いた半導体集積回路において、 b)入力回路と、 c)前記入力回路内に設けられたプルダウン用MOSF
ETとからなり、 d)前記プルダウン用MOSFETがデプリーション型
MOSFETであることを特徴とした、プルダウン付入
力回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2236444A JPH04117722A (ja) | 1990-09-06 | 1990-09-06 | プルダウン付入力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2236444A JPH04117722A (ja) | 1990-09-06 | 1990-09-06 | プルダウン付入力回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04117722A true JPH04117722A (ja) | 1992-04-17 |
Family
ID=17000844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2236444A Pending JPH04117722A (ja) | 1990-09-06 | 1990-09-06 | プルダウン付入力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04117722A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6951292B2 (en) | 1997-10-15 | 2005-10-04 | Uni-Charm Corporation | Container with a hinged lid |
-
1990
- 1990-09-06 JP JP2236444A patent/JPH04117722A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6951292B2 (en) | 1997-10-15 | 2005-10-04 | Uni-Charm Corporation | Container with a hinged lid |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2616142B2 (ja) | 出力回路 | |
US5825695A (en) | Semiconductor device for reference voltage | |
JPS62120121A (ja) | Cmos出力ドライブ回路 | |
KR930001585A (ko) | 출력 회로 및 반도체 집적 회로 장치 | |
JPS59214311A (ja) | 集積回路装置 | |
JP2872058B2 (ja) | 出力バッファ回路 | |
JPS6342215A (ja) | 電子機器 | |
JPH04117722A (ja) | プルダウン付入力回路 | |
KR970031312A (ko) | 3-상태회로의 출력 안정화회로 | |
JP3386661B2 (ja) | 出力バッファ | |
JPH0437217A (ja) | 論理レベル変換回路 | |
JP3343299B2 (ja) | 出力回路 | |
JPH04117721A (ja) | プルアップ付入力回路 | |
JP2002158578A (ja) | インバータ回路 | |
TW348310B (en) | Semiconductor integrated circuit | |
JPH02268516A (ja) | 半導体装置 | |
JPH11150449A (ja) | ヒステリシス入力回路 | |
JPH0650816B2 (ja) | ゲ−ト回路 | |
JP2757632B2 (ja) | テスト信号発生回路 | |
JPH0746108A (ja) | Cmosアナログスイッチ | |
JP2000261306A5 (ja) | ||
JP3088202B2 (ja) | 半導体集積回路装置 | |
JPH0322009A (ja) | 定電流回路 | |
US20020075043A1 (en) | Push-pull amplifier for use in generating a reference voltage | |
JPH0622320B2 (ja) | 半導体装置 |