JPH04117722A - プルダウン付入力回路 - Google Patents
プルダウン付入力回路Info
- Publication number
- JPH04117722A JPH04117722A JP2236444A JP23644490A JPH04117722A JP H04117722 A JPH04117722 A JP H04117722A JP 2236444 A JP2236444 A JP 2236444A JP 23644490 A JP23644490 A JP 23644490A JP H04117722 A JPH04117722 A JP H04117722A
- Authority
- JP
- Japan
- Prior art keywords
- pull
- mosfet
- input circuit
- power supply
- depletion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 3
- 230000005669 field effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体集積回路におけるプルダウン付入力回
路に関する。
路に関する。
［従来の技術］
従来のプルダウン付入力回路のプルダウン用ＭＯＳＦＥ
Ｔは、第２図に示されるようにエンハンスメント型ＭＯ
ＳＦＥＴであった。
Ｔは、第２図に示されるようにエンハンスメント型ＭＯ
ＳＦＥＴであった。
［発明が解決しようとする課題］
従来のプルダウン付入力回路は前述したようにプルダウ
ン用ＭＯＳＦＥＴがエンハンスメント型Ｍ ＯＳ Ｆ
Ｅ Ｔで形成されている為、電源電圧によりプルダウン
用ＭＯ３ＦＥＴを流れる電流が変化するという問題点を
有する。
ン用ＭＯＳＦＥＴがエンハンスメント型Ｍ ＯＳ Ｆ
Ｅ Ｔで形成されている為、電源電圧によりプルダウン
用ＭＯ３ＦＥＴを流れる電流が変化するという問題点を
有する。
そこで本発明は従来のプルダウン付入力回路の問題点を
解決するもので、その目的とするところは、プルダウン
ＭＯＳＦＥＴ′＋流れる電流が１を源電圧に依存せず定
ｉｆ流であるプルダウン付入力回路を提供するところに
ある。
解決するもので、その目的とするところは、プルダウン
ＭＯＳＦＥＴ′＋流れる電流が１を源電圧に依存せず定
ｉｆ流であるプルダウン付入力回路を提供するところに
ある。
１課題を解決するだめの手段］
本発明のプルダウン付入力回路は、
ａ）ＭＯＳＦＥＴを用いた半導体集積回路において、
ｂ）入力回路と、
Ｃ）前記入力回路内に設けられたプルダウン用λ／ｌ０
ＳＦＥＴとからなり、 ｄ）前記プルダウン用ＭＯＳ Ｆ ＥＴがデプリーショ
ン型ＭＯＳＦＥＴであることを特徴とする。
ＳＦＥＴとからなり、 ｄ）前記プルダウン用ＭＯＳ Ｆ ＥＴがデプリーショ
ン型ＭＯＳＦＥＴであることを特徴とする。
［実 施 例］
本発明の第１の実施例として第１図にプルダウン付入力
回路の回路図を示す。
回路の回路図を示す。
第１図において１０１は入力回路であり、１０３は入力
回路１０１の入力端子であり、１０４は入力回路１０１
の出力端子である。
回路１０１の入力端子であり、１０４は入力回路１０１
の出力端子である。
１０２はデプリーションＮ型ＭＯＳＦＥＴであり、ソー
ス電極１０５とゲート電極１０６が■ＳＳに接続し、ド
レイン電極１０７が入力端子１０３に接続してプルダウ
ン回路を形成している。
ス電極１０５とゲート電極１０６が■ＳＳに接続し、ド
レイン電極１０７が入力端子１０３に接続してプルダウ
ン回路を形成している。
ここでデプリーションＮ型ＭＯＳＦＥＴのゲート電極１
０６がＶｓｓに接続している為、ソース電極１０５とド
レイン電極１０７の間の電位差が、デプリーションＮ型
ＭＯ５ＦＥ７１０６のスレッショルド電圧以上になると
ソース・トレイン間を流れる電流は電ｔｐ電圧に依存せ
ず一定となる。
０６がＶｓｓに接続している為、ソース電極１０５とド
レイン電極１０７の間の電位差が、デプリーションＮ型
ＭＯ５ＦＥ７１０６のスレッショルド電圧以上になると
ソース・トレイン間を流れる電流は電ｔｐ電圧に依存せ
ず一定となる。
このように第１図のようなプルダウン用Ｍ Ｏ５ＦＥＴ
にデプリーションＮ型Ｍ ＯＳ Ｆ Ｅ Ｔを用いる構
成により、プルタウン用ＭＯＳＦＥＴを流れる電流が電
源電圧に依存せず一定であるプルダウン付入力回路を作
成することが出来る。
にデプリーションＮ型Ｍ ＯＳ Ｆ Ｅ Ｔを用いる構
成により、プルタウン用ＭＯＳＦＥＴを流れる電流が電
源電圧に依存せず一定であるプルダウン付入力回路を作
成することが出来る。
［発明の効果］
以上述べたように、本発明によればプルダウン用Ｍ Ｏ
Ｓ Ｆ Ｅ Ｔをデプリーション型ＭＯＳＦＥＴにする
ことにより、プルダウン用λ４０ＳＦＥＴを流れる電流
が電源電圧に依存せず一定であるプルダウン付入力回路
を得られるという効果がある。
Ｓ Ｆ Ｅ Ｔをデプリーション型ＭＯＳＦＥＴにする
ことにより、プルダウン用λ４０ＳＦＥＴを流れる電流
が電源電圧に依存せず一定であるプルダウン付入力回路
を得られるという効果がある。
また、プルダウン用ＭＯＳＦＥＴのゲート電極の電位が
ソース電極の電源と同一であるため、パターンのレイア
ウトが容易で配線面積を縮小できるという効果もある。
ソース電極の電源と同一であるため、パターンのレイア
ウトが容易で配線面積を縮小できるという効果もある。
第１図は、本発明の第１の実施例を示すプルタウン付入
力回路の回路図である。 第２図は、従来例を示すプルタウン付入力回路の回路図
である。 １０１ 、２０１ ・ １０２ ・ １０３． １０４． １０５． １０６． １０７． ２０３ ・ ２０６ ・ ２０７ ・ ・・入力回路 ・・デプリーションＮ型 ０５ＦＥＴ ・・エンハンスメントＮ型 ０５ＦＥＴ ・・入力端子 ・出力端子 ・・ソース電極 ・ ・ゲート電極 ・ ・ドレイン電極 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴 木 喜三部（他］名）茅 ユ 図
力回路の回路図である。 第２図は、従来例を示すプルタウン付入力回路の回路図
である。 １０１ 、２０１ ・ １０２ ・ １０３． １０４． １０５． １０６． １０７． ２０３ ・ ２０６ ・ ２０７ ・ ・・入力回路 ・・デプリーションＮ型 ０５ＦＥＴ ・・エンハンスメントＮ型 ０５ＦＥＴ ・・入力端子 ・出力端子 ・・ソース電極 ・ ・ゲート電極 ・ ・ドレイン電極 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴 木 喜三部（他］名）茅 ユ 図
Claims (1)
- 【特許請求の範囲】 ａ）絶縁ゲート電界効果トランジスタ（以下、ＭＯＳＦ
ＥＴと略す）を用いた半導体集積回路において、 ｂ）入力回路と、 ｃ）前記入力回路内に設けられたプルダウン用ＭＯＳＦ
ＥＴとからなり、 ｄ）前記プルダウン用ＭＯＳＦＥＴがデプリーション型
ＭＯＳＦＥＴであることを特徴とした、プルダウン付入
力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2236444A JPH04117722A (ja) | 1990-09-06 | 1990-09-06 | プルダウン付入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2236444A JPH04117722A (ja) | 1990-09-06 | 1990-09-06 | プルダウン付入力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04117722A true JPH04117722A (ja) | 1992-04-17 |
Family
ID=17000844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2236444A Pending JPH04117722A (ja) | 1990-09-06 | 1990-09-06 | プルダウン付入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04117722A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6951292B2 (en) | 1997-10-15 | 2005-10-04 | Uni-Charm Corporation | Container with a hinged lid |
-
1990
- 1990-09-06 JP JP2236444A patent/JPH04117722A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6951292B2 (en) | 1997-10-15 | 2005-10-04 | Uni-Charm Corporation | Container with a hinged lid |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2616142B2 (ja) | 出力回路 | |
| US5825695A (en) | Semiconductor device for reference voltage | |
| JPS62120121A (ja) | Ｃｍｏｓ出力ドライブ回路 | |
| KR930001585A (ko) | 출력 회로 및 반도체 집적 회로 장치 | |
| JPS59214311A (ja) | 集積回路装置 | |
| JP2872058B2 (ja) | 出力バッファ回路 | |
| JPS6342215A (ja) | 電子機器 | |
| JPH04117722A (ja) | プルダウン付入力回路 | |
| KR970031312A (ko) | 3-상태회로의 출력 안정화회로 | |
| JP3386661B2 (ja) | 出力バッファ | |
| JPH0437217A (ja) | 論理レベル変換回路 | |
| JP3343299B2 (ja) | 出力回路 | |
| JPH04117721A (ja) | プルアップ付入力回路 | |
| JP2002158578A (ja) | インバータ回路 | |
| TW348310B (en) | Semiconductor integrated circuit | |
| JPH02268516A (ja) | 半導体装置 | |
| JPH11150449A (ja) | ヒステリシス入力回路 | |
| JPH0650816B2 (ja) | ゲ−ト回路 | |
| JP2757632B2 (ja) | テスト信号発生回路 | |
| JPH0746108A (ja) | Ｃｍｏｓアナログスイッチ | |
| JP2000261306A5 (ja) | ||
| JP3088202B2 (ja) | 半導体集積回路装置 | |
| JPH0322009A (ja) | 定電流回路 | |
| US20020075043A1 (en) | Push-pull amplifier for use in generating a reference voltage | |
| JPH0622320B2 (ja) | 半導体装置 |