JPH04117513A - リセット装置 - Google Patents

リセット装置

Info

Publication number
JPH04117513A
JPH04117513A JP2237507A JP23750790A JPH04117513A JP H04117513 A JPH04117513 A JP H04117513A JP 2237507 A JP2237507 A JP 2237507A JP 23750790 A JP23750790 A JP 23750790A JP H04117513 A JPH04117513 A JP H04117513A
Authority
JP
Japan
Prior art keywords
power
microcomputer
reset
circuit
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2237507A
Other languages
English (en)
Inventor
Shigeru Hamamatsu
濱松 茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17016346&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH04117513(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2237507A priority Critical patent/JPH04117513A/ja
Publication of JPH04117513A publication Critical patent/JPH04117513A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Selective Calling Equipment (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は機器の制御装置に用いるマイクロコンピュー
タのリセット装置に係り、特に詳しくは停電時にそのマ
イクロコンピュータを省電力モード(スリーブモード、
スタンバイモード)とし、その停電から復帰したときに
そのマイクロコンピュータをリセットし、通常動作とす
るリセット装置に関するものである。
従来の技術 従来、この種のリセット装置は、例えば第3図に示すよ
うに、給電回路1からの電圧と停電判断電圧を比較する
コンパレータ回路と、この比較結果により、その給電回
路1による電源電圧が供給されているマイクロコンピュ
ータ(中央処理装置1cPU)2のリセットパルスを発
生するリセットパルス発生回路とを備えたリセット回路
3である。
そして、停電になり、給電回路1による電源電圧が導電
判断電圧以下になると、この間リセット回路3にてリセ
ットパルスが発生されるため、マイクロコンピュータが
リセット状態にされる。したがって、停電から復帰した
とき、そのマイクロコンピュータは誤動作せずに、通常
動作に戻されることになる。
発明が解決しようとする課題 しかしながら、上記リセット装置にあっては、停電によ
り、給電回路1からの電圧が停電判断電圧以下に低下し
ている限り、リセットパルスが発生し続け、つまりマイ
クロコンピュータにリセットがかかり続けるため、省電
力モードを有するマイクロコンピュータに用いると、給
電回路1からバッテリの電源に切り替え、省電力モード
とした場合、その省電力モードでの動作中にリセットが
かかることから、省電力モードを有するマイクロコンピ
ュータに適用することができなかった。
この発明は上記課題に鑑みなされたものであり、その目
的は停電から復帰したときに、マイクロコンピュータを
リセットすることができ、停電時に省電力モードで動作
中のマイクロコンピュータがリセットされるという不具
合を解消することができるようにしたリセット装置を提
供することにある。
課題を解決するための手段 上記目的を達成するために、この発明は、停電が起こっ
たとき、マイクロコンピュータの誤動作を防止するため
、そのマイクロコンピュータのリセットをかけるリセッ
ト装置において、停電のときには給電回路からバッテリ
に切り替えるとともに、そのマイクロコンピュータを省
電力モードとする制御信号を出力し、かつ、その停電か
ら復帰したときにはそのバッテリから給電回路に切り替
えるスイッチ、このスイッチを作動するリレー回路およ
びこのリレー回路を駆動するリレー駆動回路と、その停
電から復帰したときのみ、そのマイクロコンピュータの
リセットパルスを出力するリセット回路とを備え、停電
から復帰したときにマイクロコンピュータにリセットを
かけるようにし、停電時にはマイクロコンピュータを省
電力モードとし、かつ、そのマイクロコンピュータにリ
セットをかけないようにしたことを要旨とする。
作用 上記構成としたので、停電時には、給電回路による電源
電圧が低下し、停電判断電圧以下になると、リレー駆動
回路にはその停電が検出され、給電回路からバッテリに
切り替えるスイッチが駆動されるとともに、マイクロコ
ンピュータを省電力モードとする制御信号が出力される
。これにより、バッテリによる電源電圧が供給されたマ
イクロコンピュータは省電力モードで動作することにな
る。
そして、その省電力モードの動作中に、停電から復帰し
たときには、給電回路による電源電圧が上昇し、停電判
断電圧以上になる。すると、リレー駆動回路にてバッテ
リから給電回路に切り替えるスイッチが駆動され、一方
リセット回路にてマイクロコンピュータをリセットする
リセットパルスが発生される。これにより、給電回路に
よる電源電圧が供給されたマイクロコンピュータはその
リセットパルスで通常動作に戻される。
実施例 以下、この発明の実施例を第1図および第2図に基づい
て説明する。なお、図中、第3図と同一部分には同一符
号を付し重複説明を省略する。
第1図において、このリセット装置には、給電回路1あ
るいはバッテリ4の一方に切り替え、それらによる電源
電圧を省電力モードを有するマイクロコンピュータ5に
供給するスイッチ6およびこのスイッチを作動するリレ
ー回路7と、このリレー回路7を駆動し、かつ、停電時
にマイクロコンピュータ5を省電力モードとする制御信
号を出力するリレー駆動回路8と、給電回路1による電
源電圧がマイクロコンピュータ5の通常動作可能な値に
(停電判断電圧)に復帰したとき(停電から復帰したと
き)、リセットパルス(ワンショットパルス)を発生す
るリセット回路(リセット手段)9とが備えられている
また、上記リセット回路9は、例えば給電回路1による
電圧と停電判断電圧を比較し、停電を検出するための第
1のコンパレータ回路と、そノ給電回路1による電圧と
停電判断電圧の比較により、停電からの復帰を検出する
ための第2のコンパレータ回路と、第1および第2のコ
ンパレータ回路の出力により、停電から復帰したときの
みマイクロコンピュータ5のリセットパルスを発生する
リセットパルス発生回路とから構成されている。
このリセット回路9の動作を詳しく説明すると、上記停
電を検出し、またその停電からの復帰を検出するために
、第1および第2のコンパレータ回路のヒステリシス幅
AおよびBは、A>8の関係になっている。停電時には
、先に第2のコンパレータ回路の出力が″L″レベルと
なり、この後に第1のコンパレータ回路の出力が°′L
゛レベルとなる。停電から復帰したときには、先に第2
のコンパレータ回路の出力が°゛H″H″レベル、この
後に第1のコンパレータ回路の出力が”H”レベルとな
る。そして、第1のコンパレータ回路の出力が”L I
+レベルになり、第2のコンパレータ回路の出力が”H
”レベルになったとき、つまり停電から復帰したときの
み、上記リセットパルス発生回路にてマイクロコンピュ
ータ5のリセットパルスが発生される。
次に、上記構成のリセット装置の動作を第2図のタイム
チャート図を参照して説明する。
まず、停電が起こったものとすると、給電回路1によ、
る電圧が低下するため(同図(a)に示す)、リレー駆
動回路8にてリレー回路7を駆動する信号が出力される
とともに(同図(b)に示す)、マイクロコンピュータ
5のIRQ#il子に省電力モードとする制御信号(′
L”レベル信号)が出力される。これにより、スイッチ
6がバッテリ4側に切り替えられ、マイクロコンピュー
タ5にはそのバッテリ4による電圧が供給され、かっ、
そのマイクロコンピュータ5は省電力モードにされると
ともに、バッテリ4による電圧によって省電力モードで
動作可能状態にされる。このとき、リセット回路9の第
1のコンパレータ回路にてその停電が検出されるが、給
電回路1による電圧低下と同期してマイクロコンピュー
タのR8T端子に”L”レベルの信号が出力されるだけ
であり(同図(C)に示す)、そのマイクロコンピュー
タがリセットされることがない、したがって、その停電
中の間、マイクロコンピュータ5は省電力モードで動作
することになる。
続いて、上記停電からの復帰により、給電回路1にてマ
イクロコンピュータ5の動作可能な電圧が出力されると
く同図(a)に示す)、リレー駆動回路8にてリレー回
路7を駆動する信号が出力される(同図(b)に示す)
。すると、スイッチ6が給電回路1側に切り替えられる
ため、マイクロコンピュータ5にはその給電回路1によ
る電源電圧が供給される。また、リセット回路9にてそ
の停電からの復帰が検出されると、マイクロコンピュー
タ5のR3T端子に所定幅のリセットパルスが出力され
る(同図(c)の矢印Pに示す)。
そのため、マイクロコンピュータ5は動作可能な電圧を
受け、リセットされることから、正常な動作に戻される
ことになる。
このように、停電が起こったときには、つまりマイクロ
コンピュータ5の電源電圧が停電判断電圧まで低下した
ときには、スイッチ6がバッテリ4側に切り替えられ、
かつ、そのマイクロコンピュータ5が省電力モードにさ
れる。このとき、リセット回路9からはリセットパルス
が発生されないため、そのマイクロコンピュータ5は省
電力モードで動作することになる。また、その停電から
復帰したときには、スイッチ6が給電回路1側に切り替
えられ、かつ、マイクロコンピュータ5のリセットパル
スが発生される。このため、停電が起きているとき、上
記省電力モードで動作中のマイクロコンピュータ5に何
部影響を与えることもなく、停電から復帰したときには
、そのマイクロコンピュータ5はリセットされず、正常
な動作に復帰することになる。
発明の詳細 な説明したように、この発明のリセット装置によれば、
停電が起こったときには、マイクロコンピュータの電源
供給を給電回路からバッテリに切り替えるとともに、そ
のマイクロコンピュータを省電力モードとする制御信号
を出力し、停電から復帰したときには、マイクロコンピ
ュータの電源供給をバッテリから給電回路に切り替え、
そのマイクロコンピュータをリセットするパルスを発生
するようにしたので、停電から復帰したときのみ、その
マイクロコンピュータをリセットすることができるため
、停電時に省電力モードで駆動中のマイクロコンピュー
タにリセットがかかってしまうという不具合を解消する
ことができるという効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例を示すリセット装置の概略
的ブロック図、第2図は上記リセット装置の動作を説明
するタイムチャート図、第3図は従来のリセット装置の
概略的ブロック図である。 1・・・給電回路、4・・・バッテリ、5・・・マイク
ロコンピュータ(CPU、制御装置)、6・・・スイッ
チ、7・・・リレー回路、8・・・リレー駆動回路、9
・・・リセット回路。 第 図 第 図

Claims (2)

    【特許請求の範囲】
  1. (1)停電のときには給電回路からバッテリに切り替え
    るとともに、マイクロコンピュータを省電力モードとす
    る制御信号を出力し、かつ、前記停電から復帰したとき
    には前記バッテリから給電回路に切り替える電源切替手
    段と、前記停電から復帰したときに、前記マイクロコン
    ピュータのリセットパルスを出力するリセット手段とを
    備えたことを特徴とするリセット装置。
  2. (2)前記リセット手段は、前記給電回路による電圧と
    停電判断電圧とを比較し、停電時を検出する第1の比較
    手段と、前記給電回路による電圧と停電判断電圧との比
    較により、前記停電からの復帰を検出する第2の比較手
    段と、該停電からの復帰を検出したとき前記リセットパ
    ルスを発生するリセットパルス発生手段とから構成した
    請求項(1)記載のリセット装置。
JP2237507A 1990-09-07 1990-09-07 リセット装置 Pending JPH04117513A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2237507A JPH04117513A (ja) 1990-09-07 1990-09-07 リセット装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2237507A JPH04117513A (ja) 1990-09-07 1990-09-07 リセット装置

Publications (1)

Publication Number Publication Date
JPH04117513A true JPH04117513A (ja) 1992-04-17

Family

ID=17016346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2237507A Pending JPH04117513A (ja) 1990-09-07 1990-09-07 リセット装置

Country Status (1)

Country Link
JP (1) JPH04117513A (ja)

Similar Documents

Publication Publication Date Title
KR101515849B1 (ko) Cmos 디바이스의 래치―업 자동 검출 및 cmos 디바이스로의 전력 순환
JP5088049B2 (ja) 電源システム
JPH04117513A (ja) リセット装置
CN115051461A (zh) 供电线路控制装置及ups系统
JP3846363B2 (ja) 過電圧保護回路を備えた電子機器及び過電圧保護回路及び方法
JPH11178243A (ja) 無停電電源装置
JP3030790B2 (ja) 電源アラーム回路
JP2772185B2 (ja) 並列運転電源制御システム
JPH05252673A (ja) 電源装置
JP2716454B2 (ja) 文書編集処理装置
JP2000227787A (ja) ディスプレイ装置
JPH01231622A (ja) 電源制御方式
JPS5813378Y2 (ja) 電源断検出監視回路
JPH04322138A (ja) 交流電力供給システム
JPH05108503A (ja) 停電処理方式
JPH0887431A (ja) 中央処理装置の異常検出装置
JPH01245322A (ja) マイクロプロセッサの停電制御回路
JPS59194227A (ja) 電源断検出方式
JP2021049927A (ja) 車両用電子制御装置
JPS62214419A (ja) 演算制御装置
JPH05219564A (ja) 電源断制御方式
JPH07129278A (ja) マルチプロセッサシステムのリセット制御回路
JPH0510018B2 (ja)
JPH10333923A (ja) マイクロコンピュータの割込み制御回路
JPS6292721A (ja) 電源制御装置