JPH04116996A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPH04116996A JPH04116996A JP23742390A JP23742390A JPH04116996A JP H04116996 A JPH04116996 A JP H04116996A JP 23742390 A JP23742390 A JP 23742390A JP 23742390 A JP23742390 A JP 23742390A JP H04116996 A JPH04116996 A JP H04116996A
- Authority
- JP
- Japan
- Prior art keywords
- external lead
- lead terminals
- solder
- hybrid integrated
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000000919 ceramic Substances 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims description 14
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 238000005476 soldering Methods 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 abstract description 11
- 238000005336 cracking Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、混成集積回路、特にセラミ、り基板上にトラ
ンジスタなどの半導体装置や受動回路素子などを搭載す
るための接続端子部分の構造に関する。
ンジスタなどの半導体装置や受動回路素子などを搭載す
るための接続端子部分の構造に関する。
従来の混成集積回路は、平坦なセラミック基板上に、厚
膜金属配線とその上に半導体装置の外部リード端子を載
せた状態で、半田付けにより厚膜金属配線に外部リード
端子が接続されている。
膜金属配線とその上に半導体装置の外部リード端子を載
せた状態で、半田付けにより厚膜金属配線に外部リード
端子が接続されている。
例えば、第３図は従来の混成集積回路の断面図であり、
平坦なセラミック基板ｌの上に厚膜金属配線３を所定の
位置に形成して、その上に半導体装置４の平に成形した
外部リード端子５を載せ、半田６で接続しておった。
平坦なセラミック基板ｌの上に厚膜金属配線３を所定の
位置に形成して、その上に半導体装置４の平に成形した
外部リード端子５を載せ、半田６で接続しておった。
従来の混成集積回路のセラミック基板上の厚膜金属配線
は、平坦な基板面に形成されていたため、厚膜金属配線
の上に平らに成形した半導体装置の外部リード端子を載
せて、その部分を半田で、接続する際、外部リード端子
の浮き、半田クラック等が起こりやすく又、機械的、熱
的ストレス等によりルーズコンタクトを引起すという問
題点があった。
は、平坦な基板面に形成されていたため、厚膜金属配線
の上に平らに成形した半導体装置の外部リード端子を載
せて、その部分を半田で、接続する際、外部リード端子
の浮き、半田クラック等が起こりやすく又、機械的、熱
的ストレス等によりルーズコンタクトを引起すという問
題点があった。
上記課題に対し本発明の混成集積回路では、セラミック
基板上の厚膜金属配線を、この基板に設けた凹状溝の内
面および溝開口周辺面に沿って形成しておき、また、ト
ランジスタなどの搭載部品の外部リード端子の先端を前
記溝内に差し込んで半田接続しているので、外部リード
端子のルーズコンタクトなどの起こらない確実な接続が
行なわれる。
基板上の厚膜金属配線を、この基板に設けた凹状溝の内
面および溝開口周辺面に沿って形成しておき、また、ト
ランジスタなどの搭載部品の外部リード端子の先端を前
記溝内に差し込んで半田接続しているので、外部リード
端子のルーズコンタクトなどの起こらない確実な接続が
行なわれる。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の断面図である。図において
、セラミック基板ｌの所定の位置に凹状の溝２を形成し
て、その凹状の溝を含む周辺領域にマスクを用いた塗布
方法により、厚膜金属配線３を形成し、その凹状の溝２
の中に、半導体装置４の外部リード端子５をあらかじめ
差し込んだ状態にして、半田６により、厚膜金属配線３
に接続している。セラミック基板１の所定の位置に形成
する凹状の溝２は深ければ深いほど外部リード端子５の
接続強度は強くなるが、あまり深すぎるとセラミック基
板ｌの強度そのものが弱くなるので、セラミック基板の
強度を落とさない程度の深さをもった凹状の溝にする。
、セラミック基板ｌの所定の位置に凹状の溝２を形成し
て、その凹状の溝を含む周辺領域にマスクを用いた塗布
方法により、厚膜金属配線３を形成し、その凹状の溝２
の中に、半導体装置４の外部リード端子５をあらかじめ
差し込んだ状態にして、半田６により、厚膜金属配線３
に接続している。セラミック基板１の所定の位置に形成
する凹状の溝２は深ければ深いほど外部リード端子５の
接続強度は強くなるが、あまり深すぎるとセラミック基
板ｌの強度そのものが弱くなるので、セラミック基板の
強度を落とさない程度の深さをもった凹状の溝にする。
第２図は本発明の第２の実施例の断面図である。
第１図の実施例では、セラミック基板１の所定の位置に
凹状の溝２を形成し、その凹状の溝の内面および溝開口
周辺面に沿って厚膜金属配線を形成したが、第２図に示
す実施例では、セラミック基板１の凹状の溝２の底部と
溝開口周辺面に厚膜金属配線１３を形成することにより
、厚膜金属配線量を少なくすることが出き、凹状の溝も
狭くなるので、基板自体の強度も強くなるという利点が
ある。
凹状の溝２を形成し、その凹状の溝の内面および溝開口
周辺面に沿って厚膜金属配線を形成したが、第２図に示
す実施例では、セラミック基板１の凹状の溝２の底部と
溝開口周辺面に厚膜金属配線１３を形成することにより
、厚膜金属配線量を少なくすることが出き、凹状の溝も
狭くなるので、基板自体の強度も強くなるという利点が
ある。
以上説明したように本発明は、混成集積回路のセラミッ
ク基板の所定の位置に凹状の溝を形成して、その溝の中
で半導体装置の外部リード端子を半田で、接続すること
により、外部リード端子の浮き及び半田クラック等が防
止でき、さらに機械的、熱的ストレス等によりルーズコ
ンタクトとなることを防ぐ効果を有する。
ク基板の所定の位置に凹状の溝を形成して、その溝の中
で半導体装置の外部リード端子を半田で、接続すること
により、外部リード端子の浮き及び半田クラック等が防
止でき、さらに機械的、熱的ストレス等によりルーズコ
ンタクトとなることを防ぐ効果を有する。
第１図および第２図はそれぞれ本発明の第１の実施例お
よび第２の実施例の断面図、第３図は従来の混成集積回
路の断面図である。 １・・・・・・セラミック基板、２・・・・・・凹状の
溝、３・・・・・・厚膜金属配線、４・・・・・・半導
体装置、５・・・・・・外部リード端子、６・・・・・
・半田。 代理人 弁理士 内 原 晋
よび第２の実施例の断面図、第３図は従来の混成集積回
路の断面図である。 １・・・・・・セラミック基板、２・・・・・・凹状の
溝、３・・・・・・厚膜金属配線、４・・・・・・半導
体装置、５・・・・・・外部リード端子、６・・・・・
・半田。 代理人 弁理士 内 原 晋
Claims (1)
- 厚膜金属配線が形成されたセラミック基板上に半導体装
置および受動回路素子などが搭載された混成集積回路に
おいて、前記厚膜金属配線は凹状の溝の内面および溝開
口周辺面に沿って形成され、かつ前記半導体装置などの
搭載部品の外部リード端子の先端が前記溝に差し込まれ
半田接続されていることを特徴とする混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23742390A JPH04116996A (ja) | 1990-09-07 | 1990-09-07 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23742390A JPH04116996A (ja) | 1990-09-07 | 1990-09-07 | 混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04116996A true JPH04116996A (ja) | 1992-04-17 |
Family
ID=17015138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23742390A Pending JPH04116996A (ja) | 1990-09-07 | 1990-09-07 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04116996A (ja) |
-
1990
- 1990-09-07 JP JP23742390A patent/JPH04116996A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4991059A (en) | Electric component | |
| JPH07193187A (ja) | 同一平面ヒ−トシンクおよび電気コンタクトを有する電子デバイス | |
| JPH08172143A (ja) | プリント配線板とこれを用いた電子装置 | |
| US4697204A (en) | Leadless chip carrier and process for fabrication of same | |
| US4857988A (en) | Leadless ceramic chip carrier | |
| JPH04116996A (ja) | 混成集積回路 | |
| JPS63283051A (ja) | 混成集積回路装置用基板 | |
| JP2593524Y2 (ja) | ハイブリッドｉｃ | |
| JPS60254646A (ja) | 半導体装置 | |
| JP2901955B1 (ja) | 回路基板、基板実装方法及び回路アセンブリ | |
| US20040021219A1 (en) | Method of mounting integrated circuit die in a package using a solder preform having isolatable portions | |
| JPH04243187A (ja) | プリント基板 | |
| JP2504017Y2 (ja) | プリント基板 | |
| JPH0538907U (ja) | 集積回路パツケージ | |
| JPH0125491Y2 (ja) | ||
| JPH0611531Y2 (ja) | 回路基板装置 | |
| JPH02137069U (ja) | ||
| JPH0744042Y2 (ja) | シングルインライン型混成集積回路装置 | |
| JPH0567008U (ja) | 半導体装置 | |
| JPH0758241A (ja) | セラミックパッケージ、回路基板およびその製造方法 | |
| JP2531060B2 (ja) | 印刷配線板の製造方法 | |
| JPH0121629B2 (ja) | ||
| JPH02305491A (ja) | 混成集積回路装置 | |
| JPH04278573A (ja) | 半導体集積回路用パッケージ | |
| JPH0575005A (ja) | 電子部品 |