JPH04112515U - 複合電気素子 - Google Patents
複合電気素子Info
- Publication number
- JPH04112515U JPH04112515U JP8629290U JP8629290U JPH04112515U JP H04112515 U JPH04112515 U JP H04112515U JP 8629290 U JP8629290 U JP 8629290U JP 8629290 U JP8629290 U JP 8629290U JP H04112515 U JPH04112515 U JP H04112515U
- Authority
- JP
- Japan
- Prior art keywords
- grounding
- wiring
- lead terminal
- composite
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 title claims description 28
- 239000003990 capacitor Substances 0.000 description 25
- 238000010586 diagram Methods 0.000 description 12
- 239000000919 ceramic Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000010521 absorption reaction Methods 0.000 description 5
- 239000003985 ceramic capacitor Substances 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Filters And Equalizers (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は、電気機器におけるノイズ除去回路に
用いられるコンデンサ等の素子のリード構造と、 プリント配線基板の配線パターンとの組み合わせ
に係り、特に実装工数の低減およびノイズ除去効
率の向上に有効な技術に関する。
用いられるコンデンサ等の素子のリード構造と、 プリント配線基板の配線パターンとの組み合わせ
に係り、特に実装工数の低減およびノイズ除去効
率の向上に有効な技術に関する。
電気機器等に用いられるノイズ除去回路として
は、第５図に示すように、電源配線１７の線間に
フィルムコンデンサ２等の第１素子を接続し、さ
らに同じ線間にセラミックコンデンサ６、７から
なる第２素子および第３素子を直列に接続してい
た。
は、第５図に示すように、電源配線１７の線間に
フィルムコンデンサ２等の第１素子を接続し、さ
らに同じ線間にセラミックコンデンサ６、７から
なる第２素子および第３素子を直列に接続してい
た。
さらに上記第２素子と第３素子との接続点を接
地して電源側より機器内に侵入するノイズを接地
方向に吸収していた。
地して電源側より機器内に侵入するノイズを接地
方向に吸収していた。
上記に示す回路構成では、３つの素子２、６、
７を第６図（ａ）および（ｂ）に示すように接続して一
体化したもの複合電気素子１として用い、この複
合電気素子の外部に２本の電源線接続用リード端
子１１、１１と１本の接地用リード端子８とを導
出させた構造を有していた。
体化したもの複合電気素子１として用い、この複
合電気素子の外部に２本の電源線接続用リード端
子１１、１１と１本の接地用リード端子８とを導
出させた構造を有していた。
ところで、上記複合電気素子１の構造では、各
素子の配置の制約から、第６図（ａ）（ｂ）に示すよう
に、外部に導出される各リード端子についても、 接地用リード端子８が他の電源線接続用リード端
子１１の内側に配置された構造とならざるを得な
かった。
素子の配置の制約から、第６図（ａ）（ｂ）に示すよう
に、外部に導出される各リード端子についても、 接地用リード端子８が他の電源線接続用リード端
子１１の内側に配置された構造とならざるを得な
かった。
一方、このような複合電気素子１を実装するプ
リント配線基板１３においては、一般的な配線設
計思想として第７図に示すように、接地用配線１
４は基板端部に配置されるのが一般的である。
リント配線基板１３においては、一般的な配線設
計思想として第７図に示すように、接地用配線１
４は基板端部に配置されるのが一般的である。
そのため、接地用配線１４と上記複合電気素子
側の接地用リード端子８とを電気的に導通させる
ためには、プリント配線基板１３上に、電源配線
１７を跨ぐジャンパ線１６およびこのジャンパ線
１６の一端側を複合電気素子１の略中央直下位置
に導くための接地用補助配線１５を施す必要があ
った。
側の接地用リード端子８とを電気的に導通させる
ためには、プリント配線基板１３上に、電源配線
１７を跨ぐジャンパ線１６およびこのジャンパ線
１６の一端側を複合電気素子１の略中央直下位置
に導くための接地用補助配線１５を施す必要があ
った。
しかし、このようなジャンパ線１６および接地
用補助配線１５を経由することにより、配線長が
長くなるとともに線間の相互リアクタンスにより
ノイズ吸収効率が低下する可能性があった
また、上記ジャンパ線１６および接地用補助配
線１５のための工程数が必要であり、製造作業性
が良好ではなかった。
用補助配線１５を経由することにより、配線長が
長くなるとともに線間の相互リアクタンスにより
ノイズ吸収効率が低下する可能性があった
また、上記ジャンパ線１６および接地用補助配
線１５のための工程数が必要であり、製造作業性
が良好ではなかった。
本考案は、上記の課題に鑑みてなされたもので
あり、その目的は、ジャンパ線１６および接地用
補助配線１５を不要にしてノイズ吸収効果を高め
るとともに、ノイズ吸収回路における回路製造効
率を向上させることにある。
あり、その目的は、ジャンパ線１６および接地用
補助配線１５を不要にしてノイズ吸収効果を高め
るとともに、ノイズ吸収回路における回路製造効
率を向上させることにある。
本考案は、電源と電気機器との間に介装され、
電源線間に接続される第１素子と、電源線間に直
列に接続される第２素子と第３素子とを一体化し、 上記各素子間の接続点から２本の電源線接続用リ
ード端子と、１本の接地用リード端子とを外部に
導出するとともに、上記接地用リード端子を外端
近傍に配置したことを要旨とする。
列に接続される第２素子と第３素子とを一体化し、 上記各素子間の接続点から２本の電源線接続用リ
ード端子と、１本の接地用リード端子とを外部に
導出するとともに、上記接地用リード端子を外端
近傍に配置したことを要旨とする。
上記した手段によれば、複合電気素子より導出
される接地用リード端子が外端近傍に配置されて
いるため、プリント配線基板上の接地用配線との
接続にジャンパ線および接地用補助配線を用いる
必要がない。
される接地用リード端子が外端近傍に配置されて
いるため、プリント配線基板上の接地用配線との
接続にジャンパ線および接地用補助配線を用いる
必要がない。
このように、上記手段では接地用リード端子か
らプリント配線基板上の接地用配線までのパスが
短いために、他の配線間から誘導ノイズの影響を
受けることがなく、ノイズ吸収効率の高い複合電
気素子を提供できる。
らプリント配線基板上の接地用配線までのパスが
短いために、他の配線間から誘導ノイズの影響を
受けることがなく、ノイズ吸収効率の高い複合電
気素子を提供できる。
また、製造時には、ジャンパ線および設置用補
助配線が不要となるため、ノイズ吸収回路の製造
効率を高めることができる。
助配線が不要となるため、ノイズ吸収回路の製造
効率を高めることができる。
第1図（a）、（b）、（c）は、それぞれ本考案の一実施
例である複合コンデンサを示す外観斜視図、正面
図および平面図、第２図はこの複合コンデンサに
おける各素子の配置を示す概略説明図、第３図は
この複合コンデンサを配線基板に実装した状態を
示す説明図である。
例である複合コンデンサを示す外観斜視図、正面
図および平面図、第２図はこの複合コンデンサに
おける各素子の配置を示す概略説明図、第３図は
この複合コンデンサを配線基板に実装した状態を
示す説明図である。
本実施例の複合コンデンサ１は、１個のフィル
ムコンデンサ２（第１素子）と、セラミック片３
を誘電体としてこのセラミック片３の両面に形成
された共通電極４と分離電極５とによって一体に
構成された一対のセラミックコンデンサ６、７（
第２素子および第３素子）とからなる。
ムコンデンサ２（第１素子）と、セラミック片３
を誘電体としてこのセラミック片３の両面に形成
された共通電極４と分離電極５とによって一体に
構成された一対のセラミックコンデンサ６、７（
第２素子および第３素子）とからなる。
上記セラミック片３の一面側には蒸着等の手段
により共通電極４が形成されており、この共通電
極４には接地用リード端子８が半田１０により接
合されている。
により共通電極４が形成されており、この共通電
極４には接地用リード端子８が半田１０により接
合されている。
セラミック片３の他面側には、それぞれ分離し
て形成された一対の分離電極５が形成されており、 各分離電極５と上記共通電極４との間に位置する
セラミック片３が誘電体となり、一対のセラミッ
クコンデンサ６、７が構成されている。そして上
記一対の分離電極５にはそれぞれ電源線接続用リ
ード端子１１、１１の一端が半田１０で接合され
ている。上記電源線接続用リード端子１１、１１
はセラミック片３の面に対して垂直方向に突設さ
れその途中部分からは上記接地用リード端子８と
平行となるように略コ字状に折曲されている。こ
こで上記電源線接続用リード端子１１、１１は、 その途中部分で、フィルムコンデンサ２の両端面
にメタリコンを吹付して形成された電極面１２と
接触し、この接触部分を半田１０で固定されて、 自身の固定と電気的導通とが実現されている。
て形成された一対の分離電極５が形成されており、 各分離電極５と上記共通電極４との間に位置する
セラミック片３が誘電体となり、一対のセラミッ
クコンデンサ６、７が構成されている。そして上
記一対の分離電極５にはそれぞれ電源線接続用リ
ード端子１１、１１の一端が半田１０で接合され
ている。上記電源線接続用リード端子１１、１１
はセラミック片３の面に対して垂直方向に突設さ
れその途中部分からは上記接地用リード端子８と
平行となるように略コ字状に折曲されている。こ
こで上記電源線接続用リード端子１１、１１は、 その途中部分で、フィルムコンデンサ２の両端面
にメタリコンを吹付して形成された電極面１２と
接触し、この接触部分を半田１０で固定されて、 自身の固定と電気的導通とが実現されている。
ところで、各図に示すように、２本の電源線接
続用リード端子１１、１１のうちの１本は、セラ
ミック片３の比較的近傍で折曲されており、他の
１本は比較的遠方で折曲された構造となっている。
続用リード端子１１、１１のうちの１本は、セラ
ミック片３の比較的近傍で折曲されており、他の
１本は比較的遠方で折曲された構造となっている。
したがって、上記各リード端子の配列をみると、
第１図（ｃ）、第２図および第３図からも明かなよう
に、平面的な配置において、接地用リード端子８
は、電源線接続用リード端子１１よりも外端に位
置している。
に、平面的な配置において、接地用リード端子８
は、電源線接続用リード端子１１よりも外端に位
置している。
このように 上記複合コンデンサ１を配線基板
１３に実装する際には、接地用リード端子８が複
合コンデンサ１の外端に位置しているため、第３
図に示すように、配線基板１３の接地用配線１４
との接続を極めて容易に実現できる。
１３に実装する際には、接地用リード端子８が複
合コンデンサ１の外端に位置しているため、第３
図に示すように、配線基板１３の接地用配線１４
との接続を極めて容易に実現できる。
特に、接地用補助配線１５およびジャンパ線１
６を用いることなく実装可能となるため、これら
の補助線が要因となるノイズの発生を防止でき、 実装工程数も大幅に低減できる。
６を用いることなく実装可能となるため、これら
の補助線が要因となるノイズの発生を防止でき、 実装工程数も大幅に低減できる。
なお、電源接続用リード端子１１、１１間の幅
は任意に調整することができる。したがって、配
線基板１３上の電源配線１７の幅に対応して、さ
らに実装が容易な複合コンデンサ１をあらかじめ
用意しておくことができる。
は任意に調整することができる。したがって、配
線基板１３上の電源配線１７の幅に対応して、さ
らに実装が容易な複合コンデンサ１をあらかじめ
用意しておくことができる。
なお、複合コンデンサ１内の各コンデンサ２、
６、６の配置については、第２図に示したものの
他、第4図（a）、（b）、（c）にそれぞれ示すようにし
てもよい。要は、電源接続用リード端子１１を複
合コンデンサ１の外端近傍に配置したものであれ
ば上記実施例と同様の効果を得ることができる。
他、第4図（a）、（b）、（c）にそれぞれ示すようにし
てもよい。要は、電源接続用リード端子１１を複
合コンデンサ１の外端近傍に配置したものであれ
ば上記実施例と同様の効果を得ることができる。
本考案によれば、複合電気素子より導出される
接地用リード端子が外端近傍に配置されているた
め、プリント配線基板上の接地用配線との接続に
ジャンパ線および接地用補助配線を用いる必要が
なく接地用リード端子を直接、接地用配線に接続
することができる。
接地用リード端子が外端近傍に配置されているた
め、プリント配線基板上の接地用配線との接続に
ジャンパ線および接地用補助配線を用いる必要が
なく接地用リード端子を直接、接地用配線に接続
することができる。
また、接地用リード端子からプリント配線基板
上の接地用配線までのパスが短いために、誘導ノ
イズの影響を受けることがなく、ノイズ吸収効率
の高い複合電気素子を提供できる。
上の接地用配線までのパスが短いために、誘導ノ
イズの影響を受けることがなく、ノイズ吸収効率
の高い複合電気素子を提供できる。
また、製造時には、ジャンパ線および設置用補
助配線が不要となるため、ノイズ吸収回路の製造
効率を高めることができる。
助配線が不要となるため、ノイズ吸収回路の製造
効率を高めることができる。
第１図ａ、ｂ、ｃはそれぞれ本考案の一実施例
である複合コンデンサを示す外観斜視図、正面図
および平面図、第２図はこの複合コンデンサにお
ける各素子の配置を示す概略説明図、第３図はこ
の複合コンデンサを配線基板に実装した状態を示
す説明図、第５図はノイズ除去回路を示す配線
図、第６図ａおよびｂは従来技術における各素子
の配置状態を示す概略説明図、第７図は従来技術
の配線基板を示す説明図である。 １……複合コンデンサ、２……フィルムコンデ
ンサ、３……セラミック片、４……共通電極、５
……分離電極、６、７……セラミックコンデン
サ、８……接地用リード端子、１０……半田、１
１……電源線接続用リード端子、１２……電極
面、１３……配線基板、１４……接地用配線、１
５……接地用補助配線、１６……ジャンパ線、１
７……電源配線。
である複合コンデンサを示す外観斜視図、正面図
および平面図、第２図はこの複合コンデンサにお
ける各素子の配置を示す概略説明図、第３図はこ
の複合コンデンサを配線基板に実装した状態を示
す説明図、第５図はノイズ除去回路を示す配線
図、第６図ａおよびｂは従来技術における各素子
の配置状態を示す概略説明図、第７図は従来技術
の配線基板を示す説明図である。 １……複合コンデンサ、２……フィルムコンデ
ンサ、３……セラミック片、４……共通電極、５
……分離電極、６、７……セラミックコンデン
サ、８……接地用リード端子、１０……半田、１
１……電源線接続用リード端子、１２……電極
面、１３……配線基板、１４……接地用配線、１
５……接地用補助配線、１６……ジャンパ線、１
７……電源配線。
補正 平４．６．１
図面の簡単な説明を次のように補正する。 図面の簡単な説明
第１図ａ、ｂ、ｃはそれぞれ本考案の一実施例
である複合コンデンサを示す外観斜視図、正面図
および平面図、第２図はこの複合コンデンサにお
ける各素子の配置を示す概略説明図、第３図はこ
の複合コンデンサを配線基板に実装した状態を示
す説明図、第４図ａ、ｂ、ｃはそれぞれこの複合
コンデンサにおける各素子の他の配置例を示す概
略説明図、第５図はノイズ除去回路を示す配線
図、第６図ａおよびｂは従来技術における各素子
の配置状態を示す概略説明図、第７図は従来技術
の配線基板を示す説明図である。 １……複合コンデンサ、２……フイルムコンデ
ンサ、３……セラミック片、４……共通電極、５
……分離電極、６、７……セラミツクコンデン
サ、８……接地用リード端子、１０……半田、１
１……電源線接続用リード端子、１２……電極
面、１３……配線基板、１４……接地用配線、１
５……接地用補助配線、１６……ジヤンパ線、１
７……電源配線。
図面の簡単な説明を次のように補正する。 図面の簡単な説明
第１図ａ、ｂ、ｃはそれぞれ本考案の一実施例
である複合コンデンサを示す外観斜視図、正面図
および平面図、第２図はこの複合コンデンサにお
ける各素子の配置を示す概略説明図、第３図はこ
の複合コンデンサを配線基板に実装した状態を示
す説明図、第４図ａ、ｂ、ｃはそれぞれこの複合
コンデンサにおける各素子の他の配置例を示す概
略説明図、第５図はノイズ除去回路を示す配線
図、第６図ａおよびｂは従来技術における各素子
の配置状態を示す概略説明図、第７図は従来技術
の配線基板を示す説明図である。 １……複合コンデンサ、２……フイルムコンデ
ンサ、３……セラミック片、４……共通電極、５
……分離電極、６、７……セラミツクコンデン
サ、８……接地用リード端子、１０……半田、１
１……電源線接続用リード端子、１２……電極
面、１３……配線基板、１４……接地用配線、１
５……接地用補助配線、１６……ジヤンパ線、１
７……電源配線。
Claims (1)
- 電源と電気機器との間に介装され、電源線間に
接続される第１素子と、電源線間に直列に接続さ
れる第２素子と第３素子とを一体化し、上記各素
子間の接続点から２本の電源線接続用リード端子
と、１本の接地用リード端子とを外部に導出する
とともに、上記接地用リード端子を外端近傍に配
置したことを特徴とする複合電気素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8629290U JPH04112515U (ja) | 1990-08-17 | 1990-08-17 | 複合電気素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8629290U JPH04112515U (ja) | 1990-08-17 | 1990-08-17 | 複合電気素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04112515U true JPH04112515U (ja) | 1992-09-30 |
Family
ID=31930908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8629290U Pending JPH04112515U (ja) | 1990-08-17 | 1990-08-17 | 複合電気素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04112515U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61263210A (ja) * | 1985-05-17 | 1986-11-21 | 日立コンデンサ株式会社 | △形コンデンサ |
-
1990
- 1990-08-17 JP JP8629290U patent/JPH04112515U/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61263210A (ja) * | 1985-05-17 | 1986-11-21 | 日立コンデンサ株式会社 | △形コンデンサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1120895A3 (en) | Capacitor module for use in invertor, invertor, and capacitor module | |
| WO2006070722A1 (ja) | ノイズフィルタ | |
| JP2882994B2 (ja) | コンデンサを実装したプリント板 | |
| US20040085158A1 (en) | Dielectric component array | |
| JPH04112515U (ja) | 複合電気素子 | |
| US4695927A (en) | Package for a surface mountable component | |
| JP3838084B2 (ja) | 放電灯点灯装置 | |
| US5847934A (en) | Hybrid integrated circuit | |
| US6545855B1 (en) | Low inductance termination for electronic components | |
| JP7436413B2 (ja) | ノイズフィルタ | |
| JP4460855B2 (ja) | フィルタ | |
| KR200157441Y1 (ko) | 점퍼용칩 | |
| JPH0224264Y2 (ja) | ||
| JPH0230843Y2 (ja) | ||
| JPH0224263Y2 (ja) | ||
| JP3058869U (ja) | 電気機器におけるシールドケースの接地構造及びこれに用いるリードワイヤ | |
| JPS6342551Y2 (ja) | ||
| KR100377725B1 (ko) | 전자레인지의 접지구조 | |
| JPS635220Y2 (ja) | ||
| JP2815003B2 (ja) | 混成集積回路装置 | |
| JPH069473Y2 (ja) | 筒形チツプコンデンサ | |
| JP2524535Y2 (ja) | 誘電体ろ波器 | |
| JPH0412715Y2 (ja) | ||
| JPH01143247A (ja) | 半導体用パッケージ | |
| JPH0338845A (ja) | 混成集積回路 |